Вебинар «JTAG-тестирование плат на ПЛИС: Россия — Китай»

16 марта в 15:00 (мск) компания JTAG Technologies проведет вебинар на тему «JTAG-тестирование плат на ПЛИС: Россия — Китай».
Этот выпуск в первую очередь привлечет внимание тех, кто занимается построением сложной, в том числе космической, аппаратуры на ПЛИС. Однако мероприятие заинтересует не только таких специалистов, ведь тесты, которые покажут эксперты, должны работать и на других компонентах, поддерживающих периферийное сканирование.
Для тестов специалисты подготовили две отладочные платы: с микросхемой BQR3000 (радиационно стойкая FPGA от Пекинского технологического института ...
JTAG ProVision 2020 — новая версия ПО для разработки тестов периферийного сканирования

Компания JTAG Technologies объявила о выходе новой версии флагманского ПО для разработки тестов периферийного сканирования — JTAG ProVision 2020. Обновления, которых давно ожидали пользователи, отражают меняющуюся электронику, помогают справиться с тестированием плат любой сложности и с любым набором исходных CAD-данных.
Среди новшеств в ProVision 2020 — интеграция с платформой JTAG Live, уже давно известной российским пользователям. Это делает возможным применение наработок, полученных ранее в JTAG Live Studio, в профессиональной среде JTAG ProVision. Кроме этого, сам проект в JTAG ...
Стратегии тестирования для производства завтрашнего дня

Традиционно при производстве электронных изделий автоматизированное тестирование означает применение внутрисхемных (ICT), либо JTAG, либо функциональных методов. Менеджеры на производстве электроники зачастую относятся к тестированию как к мало чего стоящей добавке, несмотря на то, что эффективный тест всегда «отделяет» исправное изделие от неисправного, в значительной степени минимизируя риск ...
Семь подводных камней: Wind River в помощь отладчику
Десятилетиями в вопросах увеличения производительности ПО разработчики полагались на миниатюризацию, повышение тактовых частот и архитектурные улучшения одноядерных процессоров. Однако многоядерные процессоры предоставляют больше функциональности при меньших габаритах и рассеивают меньшую мощность. Для производителей встраиваемых приложений эти свойства являются весьма значимыми. Выигрыш от при...
Использование метода буферных цепей при тестопригодном проектировании JTAG-структур
Граничное сканирование (JTAG) — давно и хорошо известный стандарт тестопригодного проектирования (IEEE 1149.1 Std), в котором используются регистры граничного сканирования, находящиеся между внешними контактами схемы и внутренней логикой чипа. В статье для тестопригодного проектирования и тестирования предлагается новый метод буферной цепи...
Как выбрать свою технологию граничного сканирования?
Со времени своего официального выхода в свет в виде стандарта IEEE 1149.1 в 1990 году технология граничного сканирования (известная также как JTAG, или Boundary Scan) развилась в одну из наиболее известных технологий тестирования. Активная динамика разработок в области тестирования вызвана их огромной практической востребованностью в самых разнообразных областях электроники, что обуславливает н...
Тестирование ICT: векторное или безвекторное?
Несмотря на мое намерение прервать на некоторое время обсуждение разнообразных сторон тестирования ICT, я все же решил посвятить эту колонку одному из таких аспектов. Дело в том, что в августовском номере журнала Evaluation Engineering я прочел статью двух ведущих специалистов по ICT-тестированию фирмы Teradyne — Алана Альби и Майкла Смита (Alan Albee, Michael J. Smith). И это навело меня на мы...
Тестирование трехмерных чипов, содержащих межуровневые перемычки. Часть 2
Современная миниатюризация ИС и эксплуатационные требования к ним обуславливают широкое применение микросхем с высокой степенью интеграции, таких как основанные на использовании межуровневых перемычек (МУП) трехмерные многоуровневые ИС (3-МИС). В статье дан краткий обзор основных стадий их производства. Вследствие высокой плотности упаковки и ограниченного физического доступа тестирование подоб...
Тестирование трехмерных чипов, содержащих межуровневые перемычки. Часть 1
Современная миниатюризация ИС и эксплуатационные требования к ним обуславливают широкое применение микросхем с высокой степенью интеграции, таких как основанные на использовании межуровневых перемычек (МУП) трехмерные многоуровневые ИС (3-МИС). В статье дан краткий обзор основных стадий их производства. Вследствие высокой плотности упаковки и ограниченного физического доступа тестирование подоб...
Снова о внутрисхемном тестировании ICT. Часть 1
Внутрисхемное тестирование, или ICT, в течение очень длительного времени, примерно с 1980-х годов, лидирует как универсальный инструмент
структурного тестирования ПП по результатам их монтажа.