Проектирование КИХ-фильтров в САПР ПЛИС Xilinx ISE Design Suite

В статье предлагается рассмотреть примеры проектирования КИХ-фильтров в базисе ПЛИС с применением генератора параметризированных ядер XLogiCORE IP и vhdl-файлов в САПР Xilinx ISE Design Suite, а также использование сторонних средств синтеза логики, в частности синтезатора Synplicity Synplify для переноса проектов из САПР печатных плат OrCad в САПР ПЛИС Xilinx ISE Design Suite.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 8

В статье рассматриваются нюансы процесса размещения и трассировки аппаратной части проектируемой микропроцессорной системы в кристалле, конфигурировании выводов кристалла расширяемой процессорной платформы, отчет о сигналах синхронизации и физических ресурсах, используемых в каждом регионе тактирования программируемой логики.

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 3

В этой части мы рассмотрим вопросы, связанные с работой ввода/вывода (GPIO) и сериализаторов (SerDes).

Систолические КИХ-фильтры в базисе ПЛИС

Систолический КИХ-фильтр считается оптимальным решением для параллельных архитектур цифровых фильтров. Реализация систолических КИХ-фильтров на 256 отводов в базисе современных ПЛИС позволяет обеспечить производительность до 500 MSPS (500 отсчетов в секунду) по сравнению с КИХ-фильтрами на базе MAC-блоков ЦОС-процессоров среднего класса производительностью 4 MSPS. Например, функция XtremeDSP Di...

Применение FPGA и алгоритмов Брезенхема для повышения быстродействия в системах позиционирования

Для управления движением головки различных устройств с системами позиционирования используются специализированные микропроцессоры. От их производительности зависит скорость работы всего устройства в целом. В качестве альтернативы микропроцессору для повышения производительности предлагается использовать FPGA. Тогда появляется возможность осуществлять параллельно процессы управления и контроля р... https://fpga-e.ru/design/brezenhem/

Программирование ПЛИС фирмы Lattice Semiconductor в составе смешанной JTAG-цепочки средствами пакета LSC ispVM System 18.0 и САПР серии Lattice Diamond при помощи кабеля ispDOWNLOAD Cable

Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Lattice Semiconductor через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля ispDOWNLOAD Cable, сопрягающего персональный компьютер или рабочую станцию с интерфейсом внутрисхемного программирования через параллельный порт LPT. Описан пример смешанной цепоч...

Синтезируемое VHDL-описание автомата управления динамическим сдвигом фазы примитивы MMCM для ПЛИС 7‑й серии фирмы Xilinx

В статье предложено синтезируемое описание модулей управления динамическим сдвигом фазы в блоках управления тактовой частотой в ПЛИС 7 й серии фирмы Xilinx. Приведены текстовые описания модулей и осциллограммы натурных испытаний, а также необходимые формулы расчета выполняемого сдвига фазы.

Книга «Логическое проектирование встраиваемых систем на FPGA»

Решение актуальных вопросов в области проектирования встраиваемых систем на основе FPGA, используемых в самых разных электронных устройствах, от игрушки до космического корабля – основная тема нового сборника профессора Белорусской государственной академии связи и Белостокского технологического университета (Польша), д.т.н. В. В. Соловьева. Сборник поможет разобраться в вопросах проектирования простых (мультиплексоры, шифраторы, регистры, счетчики) и сложных (устройства управления, цифровые фильтры, встроенные процессорные ядра и память) функциональных блоков, правильно выполнить ...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 7

В этой части статьи рассматривается определение временных характеристик аппаратной части проектируемой системы после отображения ее логического описания на физические ресурсы кристалла.

Микросхемы ПЛИС Speedster22i от Achronix: самые быстрые и самые большие. Часть 2

В этой части мы рассмотрим вопросы, связанные с конфигурацией микросхем и с программированием флэш-памяти, предназначенной для загрузки конфигурации. Также будет приведено очень краткое описание языка STAPL.