В третьей части статьи будут рассмотрено проектирование и формирования узла тактовых сигналов. 
В однократно программируемых энергонезависимых регистрах управления кристаллов расширяемых процессорных платформ семейства Zynq 7000 AP SoC предусмотрены дополнительные разряды, назначение которых не было представлено в [43] при рассмотрении записи информации в регистры FUSE_CNTL ПЛИС серий Artix 7, Kintex 7 и Virtex 7. Использование этих разрядов связано с поддержкой различных режимов выполнен... 
Процесс подготовки VHDL-описания узла формирования тактовых сигналов с использованием шаблонов встроенного HDL-редактора САПР серии Xilinx ISE Design Suite начинается с выполнения процедуры создания основы нового исходного модуля проекта, подробно рассмотренной в КиТ №3/2016.
В настоящее время ПЛИС серий Artix-7, Kintex-7 и Virtex-7 [1–16] являются наиболее широко используемыми кристаллами программируемой логики с архитектурой FPGA (Field Programmable Gate Array) фирмы Xilinx. При разработке цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на основе ПЛИС перечисленных серий, особое внимание следует уделять проектированию их узлов синхронизации. 
Во второй части статьи рассмотрены установка параметров генерации списков соединений проектируемого устройства, определение дополнительных параметров моделирования, выполнение этапов поведенческого и полного временного моделирования проектируемого устройства или встраиваемой микропроцессорной системы.
В составе последних версий САПР серии Xilinx ISE (Integrated Synthesis Environment/Integrated Software Environment) Design Suite появился дополнительный инструмент PlanAhead, который позволяет добиться существенного повышения эффективности процесса размещения и трассировки проектируемых устройств и встраиваемых микропроцессорных систем в кристаллах программируемой логики с архитектурой FPGA (Fi... 
Процесс конфигурирования кристаллов программируемой логики, а также выполнение операций записи и чтения информационных и контрольных данных в микросхемах Flash ППЗУ осуществляется в САПР серии Xilinx ISE Design Suite с помощью программного модуля iMPACT и загрузочного кабеля. Для программирования микросхем Flash-памяти и обратного считывания записанных данных могут использоваться загрузочные ка... Продолжение. Начало в № 2’2015
В этой части статьи рассмотрена подготовка инструментального модуля для загрузки конфигурации аппаратной части разработанной микропроцессорной системы и программного обеспечения с карты памяти формата SD Card, активизация и настройка встроенных средств эмуляции терминала интегрированной среды разработки программного обеспечения X... 
Продолжение. Начало в № 2’2015
В этой части статьи рассмотрена генерация загрузочного образа для проектируемой встраиваемой микропроцессорной системы и подготовка карты памяти формата SD Card для загрузки конфигурации аппаратной части разработанной микропроцессорной системы и программного обеспечения. 
отправка...