В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.

Процесс подготовки VHDL-описания узла формирования тактовых сигналов с использованием шаблонов встроенного HDL-редактора САПР серии Xilinx ISE Design Suite начинается с выполнения процедуры создания основы нового исходного модуля проекта, подробно рассмотренной в КиТ №3/2016.

Время, в которое мы живем, можно с уверенностью назвать эрой электроники. Едва ли не каждую неделю крупнейшие производители микросхем выбрасывают на рынок новые чипы. Растут производительность и функциональные возможности встроенных в микросхемы периферийных узлов. Изменение функциональных возможностей микросхем, таких как ПЛИС и СнК, приводит к необходимости обновления программных средств разр...

В настоящее время ПЛИС серий Artix-7, Kintex-7 и Virtex-7 [1–16] являются наиболее широко используемыми кристаллами программируемой логики с архитектурой FPGA (Field Programmable Gate Array) фирмы Xilinx. При разработке цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на основе ПЛИС перечисленных серий, особое внимание следует уделять проектированию их узлов синхронизации.

Новые средства разработки позволят вам максимально увеличить производительность вашего кода.

Цель статьи — продемонстрировать возможности САПР ПЛИС Quartus II для разработки цифровых фильтров. Проект последовательного КИХ-фильтра на четыре отвода представлен в САПР Quartus II Version 5.1 (Build 170 10/3/2005) и до настоящего времени включен в перечень демонстрационных примеров более современных версий САПР, например Quartus II Version 13.1 [1]. В САПР Quartus II ver 9.0 проект можно на...

В первой статье цикла [1] рассмотрен процесс создания приложения для системы-на-кристалле SmartFusion2 в среде разработки Libero SoC 11.6, этап создания проекта встраиваемого программного обеспечения (ВПО) на языке С в среде SoftConsole 3.4, а также описаны действия, необходимые для выполнения пошаговой отладки разработанного кода встраиваемого программного обеспечения процессора Cortex-M3. Зак...

В соответствии с прогнозами экспертов, к 2020 году на планете будут работать 60 млрд устройств, подключенных к сети Интернет: количество абонентов устройств заметно превысит число абонентов людей. Значительная доля информации, передаваемой по сети, не будет предназначаться человеку, а составит трафик общения устройств между собой. «Умные» дома, беспилотные автомобили поднимут уровень комфорта н...

В составе последних версий САПР серии Xilinx ISE (Integrated Synthesis Environment/Integrated Software Environment) Design Suite появился дополнительный инструмент PlanAhead, который позволяет добиться существенного повышения эффективности процесса размещения и трассировки проектируемых устройств и встраиваемых микропроцессорных систем в кристаллах программируемой логики с архитектурой FPGA (Fi...

В статье рассматривается объектно-ориентированное проектирование цифровых устройств обработки сигналов с использованием пакета расширения Altera DSP Builder ver. 12.1 системы визуально-имитационного моделирования Matlab/Simulink (версия 8.0.0.783 (R2012b)) на примере последовательного КИХ-фильтра на четыре отвода для реализации в базисе ПЛИС Cyclone фирмы Altera. Пакет Altera DSP Builder ver. 1...