Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 21

Для защиты конфигурационных данных разрабатываемого проекта от несанкционированного копирования рекомендуется после выбора режима конфигурирования и установки требуемых опций управления фазой активизации логических ресурсов ПЛИС или программируемой системы на кристалле, рассмотренных в [40], определить параметры шифрования и дешифрования формируемой конфигурационной последовательности.

Использование приложения HDL Coder системы MATLAB/Simulink для реализации квантованных КИХ-фильтров в базисе ПЛИС

Использование формата с фиксированной запятой позволяет получать высокую скорость вычислений [1]. Однако при проектировании квантованных КИХ-фильтров с фиксированной запятой необходимо учитывать следующие факторы: диапазон для результатов вычислений; требуемую погрешность результата; ошибки, связанные с квантованием; алгоритм реализации вычислений и др. Поэтому цель авторов статьи — показать, к...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite

В данной части статьи рассматривается создание модуля описания верхнего уровня иерархии проекта разрабатываемой встраиваемой системы и подготовка файла временных и топологических ограничений проекта ее аппаратной части.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite

Продолжение. Начало в №;4`2014 В этой части статьи рассмотрены следующие этапы проектирования ВМПС: Включение IP-компонентов периферийных устройств, конфигурируемых на базе ресурсов программируемой логики PL, в спецификацию аппаратной платформы MHS Настройка параметров конфигурирования периферийного ядра AXI General Purpose IO Проверка...

Комплект разработки программ и нейросетевые IP-ядра Microchip

Проект Smart Embedded Vision компании Microchip Technology Inc. позволяет реализовать энергоэффективные функции формирования логических выводов в краевых приложениях, упрощая реализацию программных алгоритмов в ПЛИС PolarFire. Комплект VectorBlox Accelerator Software Development Kit (SDK) от Microchip, существенно дополняющий портфель решений в этом сегменте рынка, позволяет воспользоваться преимуществами ПЛИС PolarFire компании Microchip для создания приложений с гибкими оверлейными нейросетями с малым энергопотреблением, исключая необходимость в изучении средств проектирования ПЛИС. ПЛИС ...

Создание защищенных пользовательских приложений на базе СнК SmartFusion2 компании Microsemi. Часть 7. Доверенное программирование микросхем в недоверенном окружении. Общие положения

Одной из важнейших задач жизненного цикла защищенных приложений является возможность обновления программного обеспечения в полевых условиях. Для выполнения этой задачи существует ряд технологий, например технология доверенной загрузки, которую автор описывал в предыдущих публикациях [12, 13]. В данной и следующей статьях рассмотрено решение компании Microsemi, называемое «доверенное программиро...

Разработка проекта микроконтроллера 8051s на основе IP-ядер корпорации Microsemi.
Часть 1

В статье показан пример полного маршрута проектирования устройства на ПЛИС корпорации Microsemi с использованием бесплатного IP-ядра микроконтроллера 8051s. Это ядро совместимо с классическим семейством микроконтроллеров 8051 и предоставляет разработчику сочетание достоинств этого семейства с высоким быстродействием и возможностью подключения современной периферии через шину APB стандарта AMBA....

Разработка проекта микроконтроллера 8051s на основе IP-ядер корпорации Microsemi. Часть 2

Это вторая статья из цикла, посвященного применению микропроцессорного IP-ядра 8051s для ПЛИС фирмы Microsemi. В первой части статьи было рассмотрено построение аппаратной части системы на основе 8051s с использованием IP-ядер, поставляемых в составе САПР Libero. Во второй части описывается микроконтроллерное ядро 8051s с точки зрения программиста.

Проектирование для ПЛИС Xilinx с применением языков высокого уровня в среде Vivado HLS

Увеличение логической емкости FPGA делает актуальным переход к новым системам проектирования, которые были бы способны обеспечить эффективное заполнение современных FPGA с приемлемой трудоемкостью. Языки описания аппаратуры, такие как VHDL и Verilog, недостаточно эффективны для решения этой проблемы при объемах программируемых микросхем в сотни тысяч логических ячеек. В настоящее время ведущий ...

Разработка контроллера протокола MIL-STD‑1553B на ПЛИС. Часть 1

Существует множество интерфейсов информационного обмена, используемых в промышленных и коммерческих электронных устройствах, например SPI, RS-232, RS-485, Ethernet, USB. Также с избытком хватает справочных материалов и примеров реализации контроллеров этих интерфейсов.