Отечественные высокопроизводительные 8‑разрядные RISC-микроконтроллеры серии 1887 с малым потреблением

В течение длительного времени в качестве единственного промышленного стандарта на мировом рынке 8‑разрядных микроконтроллеров позиционировались изделия с CISC-архитектурой (Complex Instruction Set Computers). Наиболее яркими представителями этого класса изделий являются микроконтроллеры (МК) с архитектурой и системой команд MCS‑51 (8051), созданные фирмой Intel в 80‑х годах прошлого века. В целом ряде применений архитектура MCS‑51 до сих пор занимает доминирующее положение на рынке, что вполне понятно, поскольку на базе ядра MCS‑51 выпускается широчайшая номенклатура микроконтроллеров — как по количеству разновидностей, так и по количеству выпускающих их фирм. Надо также учитывать, что популярность тех или иных классов микроконтроллеров определяется не только их техническими характеристиками, но и совокупностью других факторов — ценой, накопленным опытом работы с МК, наличием и доступностью средств разработки и отладки и т. д. Именно по этой причине МК семейства MCS‑51 так распространены и популярны в мире.

Однако у них есть и недостатки. Хотя МК семейства MCS‑51 (8051) имеют обширный набор инструкций, они относительно медленно выполняют помещенные в них программы, что связано с ограничениями именно самой CISC-архитектуры. В этой связи понятно, что усилия разработчиков МК в определенный период были сконцентрированы именно на создании более производительных процессорных ядер, построенных уже на других архитектурах. Значительным достижением в этом направлении явилось создание МК с RISC-архитектурой (Reduced Instruction Set Computers), ориентированной на выполнение операций с высоким быстродействием [1]. В основе RISC-архитектуры лежат четыре основополагающих принципа:

• любая операция выполняется за один такт;
• система команд должна содержать минимальное число инструкций одинаковой длины;
• операции обработки данных реализуются только в формате «регистр-регистр»;
• результаты должны формироваться со скоростью одно слово за такт.

Особенно мощное развитие в сегменте 8‑разрядных МК RISC-архитектура получила в AVR-микроконтроллерах, разработанных корпорацией Atmel (США). Сама идея создания нового RISC-ядра родилась в среде разработчиков изделий микроэлектроники в норвежском городе Тронхейме. В 1995 году двое из изобретателей этого ядра — Альф Боген (Alf Bogen) и Вергард Воллен (Vergard Wollen) — предложили корпорации Atmel выпускать новый 8‑разрядный RISC-микроконтроллер как стандартное изделие, снабдив его при этом встроенной флэш-памятью программ [2]. Руководство Atmel Corp. дало согласие и приняло решение инвестировать проект, причем микроконтроллерное ядро было запатентовано и получило название AVR (Alf Bogen/Vergard Wollen/RISC architecture). Впоследствии на рынке появилось большое семейство AVR-микроконтроллеров, в которых отлично сочетаются такие показатели, как цена, производительность и энергопотребление. Постепенно AVR стало еще одним индустриальным стандартом среди 8‑разрядных МК общего назначения.

Отличительной чертой МК семейства AVR является наличие в них быстрого процессорного ядра с RISC-архитектурой, флэш-памяти программ, оперативной памяти данных типа SRAM, портов ввода/вывода, различных типов встроенных интерфейсных устройств и последовательных портов [3]. Гарвардская архитектура AVR реализует полное логическое и физическое разделение не только адресных программ, но и информационных шин для обращения к ПЗУ и ОЗУ. Такое построение уже ближе к структуре DSP и обеспечивает существенное повышение производительности. Использование одноуровневого конвейера в AVR-микроконтроллерах также заметно сокращает цикл выборка/исполнение команды. Например, в большинстве стандартных МК семейства MCS‑51 с CISC-архитектурой короткая команда выполняется за 12 тактов генератора (один машинный цикл), в течение которого процессор последовательно считывает код операции и выполняет ее. В AVR-микроконтроллерах с RISC-архитектурой короткая команда в общем потоке тоже выполняется за один машинный цикл, но он составляет всего один период тактовой частоты. Анализируя последние модели МК семейства AVR, можно констатировать, что их производительность значительно увеличилась по сравнению с PIC-контроллерами (RISC-архитектура), не говоря уже о МК семейства MCS‑51 (CISC).

В концепции AVR существуют и другие важные принципы, например введение возможности внутрисистемного программирования микроконтроллера (ISP) с применением скоростного последовательного интерфейса SPI [4], использование разных режимов энергосбережения и др. Последние представители AVR-семейства серии ATmega поддерживают уникальный алгоритм самопрограммирования и содержат встроенный блок отладки для реально-временной эмуляции через JTAG-интерфейс.

В отечественной электронной отрасли разработкой и производством 8‑разрядных МК с RISC-архитектурой занимаются ПКК «Миландр» — на базе процессорного ядра PIC [5] и «НИИЭТ» — на базе AVR-процессорного ядра. В настоящей статье представлены две микросхемы разработки ОАО «НИИЭТ» — 1887ВЕ4У и 1887ВЕ7Т, близкими функциональными аналогами которых являются соответственно ATmega 8535 и ATmega 128 фирмы Atmel.

Основные технические характеристики МК 1887ВЕ4У

Общие сведения

МК 1887ВЕ4У построен на расширенной AVR RISC-архитектуре, имеет максимальную тактовую частоту 8 МГц и при этом поддерживает максимальную производительность 8 MIPS.

Ядро МК сочетает расширенный набор команд с 32 рабочими регистрами общего назначения. Все 32 регистра соединены с АЛУ, что создает доступ к двум независимым регистрам на время исполнения команды за один машинный такт. Благодаря выбранной архитектуре обеспечивается высокая производительность МК, в несколько раз превышающая этот показатель у аналогичных CISC-микроконтроллеров.

МК 1887ВЕ4У содержит 8 кбайт внутрисистемной программируемой памяти программ с возможностью чтения в процессе записи, 1 кбайт ЭСППЗУ памяти данных типа EEPROM, 512 байтов СОЗУ (SRAM), 32 входа/выхода общего назначения, три таймера/счетчика с раздельными предделителями и режимами сравнения, внешние и внутренние прерывания, последовательные порты USART и SPI, программируемый сторожевой таймер (WDT) с внутренним генератором, 8‑канальный 10‑разрядный АЦП и шесть выбираемых программно режимов пониженного энергопотребления.

Встроенная память программ может быть перепрограммирована внутрисистемно через последовательный SPI-интерфейс с помощью стандартного программатора или встроенной загрузочной программой, работающей в ядре ЦПУ. Загрузочная программа может использовать любой интерфейс для экспорта рабочей программы в память программ.

Функциональные возможности МК 1887ВЕ4У представлены в таблице.

Конструктивно микросхема 1887ВЕ4У выполнена в металлокерамическом корпусе Н16.48-2В с планарным расположением выводов (рис. 1). Номинальное значение напряжения питания составляет 5 В ±10%, диапазон рабочих температур от –60 до + 85 °C.

Рис. 1. Внешний вид МК 1887ВЕ4У

Особенности ядра микроконтроллера

Как уже отмечалось, особенностью архитектуры ядра является регистровый файл быстрого доступа, содержащий 32 регистра общего назначения. Шесть регистров файла могут использоваться как три 16‑разрядных указателя адреса при косвенной адресации данных (Х, Y, Z pointers), что существенно повышает скорость пересылки данных при работе прикладной программы [3].

Основная функция ядра ЦПУ — обеспечение правильного исполнения программы. С учетом этого ЦПУ должен иметь возможность доступа к устройствам памяти, выполнения вычислений, обращения с прерываниями и управления периферийными устройствами (рис. 2).

Рис. 2. Блок-схема архитектуры ядра микропрограммного управления

Для того чтобы максимально улучшить характеристики и параллелизм, в МК используется гарвардская архитектура с отдельными устройствами памяти и шинами для программ и данных. МК содержит одноступенчатый конвейер. Во время исполнения одной команды следующая команда предварительно извлекается из памяти программ. Такой принцип позволяет исполнять команды за каждый тактовый цикл.

Устройства памяти

МК 1887ВЕ4У содержит 8 кбайт встроенной внутрисистемной перепрограммируемой памяти для хранения программ, при этом обеспечивается не менее 100 000 циклов записи/стирания. Поскольку все команды микропроцессора имеют ширину 16 или 32 разряда, память организована в виде 4К16. Для повышения безопасности ПО пространство памяти разделено на две секции: секцию загрузчика и секцию прикладных программ. Имеются специальные программируемые блокирующие разряды (биты) для защиты записи и считывания/записи. Команда SPM, которая осуществляет запись в секцию памяти прикладных программ, должна находиться в секции программы загрузки. Программный счетчик РС для ИМС 1887ВЕ4У имеет разрядность, равную 12 бит, что позволяет адресовать 4К адресов памяти программ.

В составе МК имеется также блок памяти данных ЭСППЗУ (EEPROM) емкостью 1 кбайт, доступный программе МК непосредственно в ходе ее выполнения. Эта память может быть загружена извне как через SPI-интерфейс, так и при помощи стандартного программатора. Такой тип памяти удобен для хранения промежуточных данных, различных констант, таблиц перекодировок, калибровочных коэффициентов и т. п. [1].

Системы синхронизации

На рис. 3 представлены основные системы синхронизации и их распределение.

Рис. 3. Распределение тактовых импульсов

Необязательно, чтобы в данный промежуток времени все тактовые импульсы были активными. Для снижения потребляемой мощности подача тактовых сигналов к неиспользуемым модулям может быть приостановлена с помощью различных спящих режимов. Внутренний тактовый генератор МК может запускаться от внешнего генератора или кварцевого резонатора, а также от внутренней или внешней RC-цепочки. МК 1887ВЕ4У обеспечивает полностью статический режим, то есть его минимальная рабочая частота ничем не ограничена — вплоть до пошагового режима.

Интерфейсы и порты

К ним относятся порт USART, последовательный периферийный интерфейс SPI, двухпроводной последовательный интерфейс TWI (I²C) и программируемые линии ввода/вывода.

Универсальный синхронный и асинхронный последовательный приемопередатчик (USART) предназначен для организации гибкой последовательной связи. В состав USART входят три основных блока: тактовый генератор, передатчик и приемник. Регистры управления используются всеми блоками. Логика тактового генератора состоит из логики синхронизации, связанной с внешним тактовым входом (применяется в подчиненном режиме), и генератора скорости связи. Передатчик состоит из одного буфера записи, последовательного сдвигового регистра, генератора паритета и управляющей логики, которая поддерживает различные форматы последовательной посылки. Буфер записи позволяет непрерывно передавать данные без каких-либо задержек между передачей посылок. Приемник является более сложным блоком USART, так как в его состав входят модули обнаружения данных и синхронизации. Модули обнаружения необходимы для асинхронного приема данных. Помимо модулей обнаружения, в приемник входят: устройство проверки паритета, сдвиговый регистр и двухуровневый приемный буфер (UDR). Приемник поддерживает те же последовательные форматы, что и передатчик, и может определить ошибку в посылке (кадре), переполнение данных и ошибку паритета.

Особенности USART:

• полнодуплексная работа (раздельные регистры последовательного приема и передачи);
• асинхронная или синхронная работа;
• ведущее или ведомое тактирование в синхронном режиме работы;
• высокая разрешающая способность генератора скорости связи;
• поддержка формата передаваемых данных с 5, 6, 7, 8 или 9 битами данных и 1 или 2 стоп-битами;
• аппаратная генерация и проверка бита паритета (четность/нечетность);
• определение переполнения данных;
• определение ошибки в структуре посылки;
• фильтрация шума с детекцией ложного старт-бита и цифровым ФНЧ;
• три раздельных прерывания по завершении передачи, освобождении регистра передаваемых данных и завершении приема;
• режим многопроцессорной связи;
• режим удвоения скорости связи в асинхронном режиме.

Подробную информацию о работе блока USART, так же как и о работе других встроенных блоков и устройств, можно найти в техническом описании на МК 1887ВЕ4У [6].

Последовательный периферийный интерфейс SPI, реализованный в МК 1887ВЕ4У, имеет два назначения. Прежде всего, через него может быть осуществлено программирование МК — так называемый режим последовательного программирования. Вторым назначением интерфейса является организация высокоскоростного обмена данными между МК и различными периферийными устройствами, такими как цифровые потенциометры, ЦАП/АЦП, Flash ПЗУ и др. Посредством этого интерфейса может производиться и обмен данными между несколькими МК.

При обмене данными по интерфейсу SPI AVR-микроконтроллер может работать как в режиме Master, так и в режиме Slave. При этом пользователь имеет возможность задать следующие параметры:

• скорость передачи (четыре программируемых значения);
• формат передачи (от младшего разряда к старшему или наоборот).

Дополнительной возможностью подсистемы SPI является «пробуждение» МК из режима холостого хода при поступлении соответствующих данных.

Двухпроводной последовательный интерфейс TWI идеально подходит для типичных применений МК. Его основные возможности представлены ниже:

• гибкий, простой, при этом эффективный последовательный коммуникационный интерфейс, требующий только две линии связи;
• поддержка как ведущего, так и ведомого режима работы;
• возможность работы как приемника и как передатчика;
• 7‑разрядное адресное пространство позволяет подключить к шине до 128 подчиненных устройств;
• поддержка многомастерного арбитрирования;
• скорость передачи данных до 400 кГц;
• выходы драйверов с ограниченной скоростью изменения сигналов;
• схема шумоподавления повышает стойкость к выбросам на линиях шины;
• программируемый адрес для подчиненного режима с поддержкой общего вызова;
• «пробуждение» МК из режима сна при определении заданного адреса на шине.

Протокол TWI позволяет проектировщику системы внешне связать до 128 различных устройств через одну двухпроводную двунаправленную шину, где одна линия — линия синхронизации SCL, а вторая — линия данных SDA. В качестве внешних аппаратных компонентов, которые требуются для реализации шины, необходим только подтягивающий к плюсу питания резистор на каждой линии шины. Все устройства, подключенные к шине, имеют свой индивидуальный адрес, а механизм определения содержимого шины поддерживается протоколом TWI (рис. 4).

Рис. 4. Коммутация устройств на шинах SDA и SCL

В состав МК 1887ВЕ4У входит достаточно большое количество периферийных устройств, в том числе:

• два 8‑битных таймера/счетчика с раздельными предделителями и режимами сравнения;
• один 16‑битный таймер/счетчик с раздельными предделителями, режимами сравнения и захвата;
• счетчик реального времени с внутренним генератором;
• 4‑канальный ШИМ;
• 8‑канальный 10‑разрядный АЦП с дополнительным дифференциальным входным каскадом с программируемым усилением;
• программируемый сторожевой таймер со встроенным генератором;
• аналоговый компаратор;
• калиброванный внутренний RC-генератор.

К достоинствам МК относится также наличие шести энергосберегающих (sleep) режимов, выбираемых программно. Использование спящих режимов позволяет отключать неиспользуемые модули в МК, благодаря чему экономится энергопотребление. Можно применять следующие энерго-сберегающие (спящие) режимы:

• режим холостого хода — Idle;
• режим снижения шума АЦП — ADC Noise Reduction;
• режим хранения — Power-down;
• режим микропотребления — Power-save;
• режим ожидания — Standby;
• расширенный режим ожидания — Extended Standby.

Режим холостого хода останавливает ЦПУ, но при этом поддерживает работу статического ОЗУ, таймеров/счетчиков, SPI-порта и системы прерываний. Режим микропотребления позволяет сохранить содержимое регистров, но останавливает генератор, блокируя все остальные функции микросхемы до тех пор, пока не произойдет следующее прерывание или аппаратный сброс. В режиме хранения асинхронный таймер продолжает работу, позволяя пользователю сохранить функцию счета времени, в то время как остальная часть контроллера находится в режиме сна. Режим снижения шумов АЦП останавливает ЦПУ и все модули ввода/вывода, за исключением асинхронного таймера и АЦП, для минимизации импульсных шумов в процессе преобразования АЦП. В режиме ожидания генератор кварцевого резонатора продолжает работу, а остальная часть МК находится в режиме сна. Данный режим характеризуется малой потребляемой мощностью, но позволяет достичь самого быстрого возврата в рабочий режим. В расширенном режиме ожидания и основной генератор, и асинхронный таймер продолжают работать.

При попытке свести к минимуму потребляемую мощность в системе, контролируемой МК, «спящие» режимы целесообразно использовать как можно чаще, то есть все функции, в которых нет необходимости, должны быть отключены.

Основные технические характеристики МК 1887ВЕ7Т

Так же, как и 1887ВЕ4У, микросхема 1887ВЕ7Т представляет собой высокопроизводительный маломощный 8‑разрядный AVR RISC-микроконтроллер с внутрисистемно программируемой флэш-памятью программ. Разработка данного МК была выполнена в «НИИЭТ» в конце 2013‑го, а с 2014 года начаты поставки МК 1887ВЕ7Т потребителям. МК 1887ВЕ4У и 1887ВЕ7Т имеют много общего в части электрической структурной схемы и наличия в их составе идентичных блоков и устройств, однако 1887ВЕ7Т значительно превосходит своего предшественника по целому ряду параметров и дополнительных функций.

В первую очередь это касается устройств памяти. У МК 1887ВЕ7Т объем внутрисистемной самопрограммируемой флэш-памяти программ составляет 128 кбайт против 8 кбайт у 1887ВЕ4У, объем ЭСППЗУ данных 4 кбайт (у 1887ВЕ4У — 1 кбайт). Для внутреннего СОЗУ эти показатели составляют 4 кбайт и 512 байт соответственно. У МК 1887ВЕ7Т имеется опционная возможность адресации внешней памяти до 64 кбайт.

Приведем другие дополнительные характеристики и возможности МК 1887ВЕ7Т:

• два программируемых порта USART;
• два 8‑разрядных канала ШИМ;
• шесть каналов ШИМ с программируемым разрешением от 2 до 16 бит;
• 53 программируемые линии ввода/вывода;
• встроенный блок отладки;
• испытательный интерфейс JTAG, совместимый со стандартом IEEE 1149.1.

Система команд МК 1887ВЕ7Т насчитывает 133 различные инструкции. Несмотря на то, что 1887ВЕ7Т имеет RISC-архитектуру (процессор с сокращенным набором команд), по количеству реализованных инструкций и их разнообразию он больше похож на МК с CISC-архитектурой (процессор с полным набором команд). Практически каждая из команд у МК 1887ВЕ7Т (за исключением команд, у которых одним из операндов является 16‑разрядный адрес) занимает только одну ячейку памяти программ, причем это достигнуто не за счет сокращения количества команд процессора, а благодаря увеличению разрядности памяти программ.

Все множество команд МК можно разбить на несколько групп:

• команды логических операций;
• команды арифметических операций и команды сдвига;
• команды операций с битами;
• команды пересылки данных;
• команды передачи управления;
• команды управления системой.

Структурная электрическая схема МК 1887ВЕ7Т приведена на рис. 5.

Рис. 5. Структурная электрическая схема МК 1887ВЕ7Т

Как и для микросхемы 1887ВЕ4У, максимальная тактовая частота для МК 1887ВЕ7Т составляет 8 МГц, напряжение питания 5 В ±10%. В обоих МК реализована функция сброса при подаче питания и программируемая схема сброса при снижении напряжения питания.

Поскольку, как уже отмечалось, состав встроенных периферийных устройств и портов у МК 1887ВЕ4У и 1887ВЕ7Т в основном совпадает, есть смысл охарактеризовать новые устройства (системы), которые есть только в 1887ВЕ7Т. Это, прежде всего, относится к интерфейсу JTAG и встроенной системе отладки, структурная схема которых приведена на рис. 6.

Рис. 6. Структурная схема интерфейса JTAG и встроенной системы отладки

К особенностям этого устройства относятся:

• совместимость со стандартом IEEE 1149.1 и возможность периферийного сканирования в соответствии с этим стандартом;
• отладочная программа имеет доступ ко всем внутренним периферийным модулям, внутреннему и внешнему ОЗУ, внутреннему регистровому файлу, программному счетчику, ЭСППЗУ и памяти программ;
• обширная встроенная поддержка отладки для условий прерываний, включая прерывание по инструкции AVR-микроконтроллера, прерывание по изменению потока памяти программ, пошаговое прерывание, точки прерывания памяти программ и памяти данных по одиночному адресу или адресному диапазону;
• программирование памяти программ, ЭСППЗУ, конфигурационных битов и битов защиты программ через JTAG;
• встроенная система отладки поддерживается AVR Studio.

JTAG-интерфейс может применяться для тестирования печатных плат благодаря возможности периферийного сканирования и встроенной отладки. Доступ к JTAG-интерфейсу осуществляется через четыре вывода МК — в совокупности эти выводы составляют порт доступа к функциям тестирования (TAP). TAP-контроллер представляет собой конечный автомат с 16 состояниями, который управляет работой схемы периферийного сканирования, программированием JTAG или встроенной отладочной системой.

Средства программирования и отладки

МК 1887ВЕ4У и 1887ВЕ7Т поддерживаются полным набором программных и системно разрабатываемых средств, включая Си-компиляторы, макроассемблеры, программные отладчики/симуляторы, внутрисистемные эмуляторы и оценочные инструменты.

Для программирования МК 1887ВЕ4У и 1887ВЕ7Т могут использоваться следующие программаторы:

• STK500, 600 (Atmel);
• AVRICP MKII (Atmel)¹;
• Chip Prog+ («Фитон»);
• LPT- и USB-программаторы («НИИЭТ»).

В качестве отладочного средства для 1887ВЕ4У можно рекомендовать программно-аппаратный комплект STK500 или STK600, работающий под управлением программы AVR Studio. AVR Studio представляет собой интегрированную отладочную среду разработки (IDE), которая содержит:

• транслятор языка ассемблера;
• компилятор языка Си;
• отладчик (Debugger);
• программное обеспечение верхнего уровня для поддержки внутрисхемного программирования (In-System Programming, ISP).

Для МК 1887ВЕ4У можно также рекомендовать применение отладочного устройства КФДЛ.301411.200 (рис. 7).

Рис. 7. Средство отладки для МК 1887ВЕ4У

Для работы с МК 1887ВЕ7Т рекомендуется использовать программно-аппаратный комплекс STK600 вместе со средой AVR Studio. Для программирования 1887ВЕ7Т «НИИЭТ» также выпускает USB-программатор КФДЛ.301411.233 вместе с программным обеспечением к нему.