

Новая микроконтроллерная архитектура для космических применений

Игорь ПОТАПОВ
pip@niiet.ru
Владимир СМЕРЕК
smerek@niiet.ru

Сегодня на рынке микроконтроллеров господствует два типа архитектур: RISC и CISC, причем RISC-микроконтроллеры в последнее время заметно потеснили CISC. Для того чтобы понять, почему это произошло, рассмотрим особенности обоих подходов к созданию микроконтроллерных архитектур.

Архитектуры CISC (complex instruction set computer — компьютер с полным набором команд) первыми появились на рынке и имеют следующие особенности:

1. Арифметические команды могут выполнять действия с большим набором регистров, расположенных в области ОЗУ.
2. Поддержка всех типов адресации арифметическими инструкциями.
3. Нефиксированная длина команд.

В отличие от CISC, RISC (restricted (reduced) instruction set computer — компьютер с сокращенным набором команд) — это архитектура процессора, в котором быстродействие увеличивается за счет упрощения инструкций, чтобы их декодирование было более простым, а время выполнения — меньшим. В современных RISC-архитектурах большинство инструкций выполняются за один такт. Чтобы достичь такой производительности, вводятся следующие ограничения:

1. Для обеспечения максимальной производительности подсистемы выборки команд фиксируется длина инструкций и вводятся ограничения на выравнивание адресов инструкций. Это позволяет, выбрав команды из определенной области памяти, за один такт определить все находящиеся в данной области команды. Благодаря чему также упрощается наращивание разрядности шины, по которой выбирают инструкции, при этом производительность подсистемы выборки команд растет прямо пропорционально увеличению разрядности. Например, при установлении длины инструкции в 32 бит, выбрав из области памяти 128 бит информации, можно за один такт определить все 4 инструкции. В случае нефиксированной длины инструкции ядру может потребоваться от 1 до 16 тактов (при условии, что длина команд составляет от 8 до 128 бит).

2. Выполнение арифметических инструкций только со специальной областью регистров, не находящихся в ОЗУ. Это позволяет выполнять подобные инструкции за один такт. В случае применения ОЗУ в арифметических операциях, как происходит в CISC-архитектурах, минимальное количество тактов будет 4 (1 такт — выборка первого операнда, 2-й — выборка второго, 3-й — сама арифметическая операция в АЛУ, 4-й — сохранение результата). При использовании в CISC-архитектурах двухпортовых блоков ОЗУ возможно ускорение CISC-операций на один такт благодаря одновременной выборке операндов.

Развитию RISC-архитектур способствует несколько факторов:

1. Снижение стоимости внутрикристалльной flash, благодаря чему можно использовать команды фиксированной длины без учета избыточности (не все биты команд могут применяться для кодирования операции) и генерировать лишний код для обмена данными с регистрами, с которыми выполняются арифметические операции.
2. Возможность решения задач пользовательских вычислений с помощью конечного числа регистров.
3. Рост вычислительных возможностей интегрированных средств разработки, вследствие чего при вышеописанных ограничениях пользовательские программы удается оптимизировать по скорости выполнения или объему кода, что важнее. Происходит перенос части работы с ядра на ПК. Определяющей производительность становится связка «компилятор — ядро».

В производственной линейке ОАО «НИИЭТ» есть изделия, основанные на том или ином описанном выше подходе. Но для нового микроконтроллерного ядра, которое будет составлять основу ИМС «Обработка-28», решено совместить достоинства CISC- и RISC-архитектур и постараться избежать следующих их недостатков:

1. Недостаток CISC-архитектур: для всех арифметических операций необходимо тратить время на выборку операндов и сохранение результатов в медленном ОЗУ, хотя в большинстве пользовательских алгоритмов в вычислениях применяется только конечное число регистров.
2. Недостаток RISC-архитектур: рост объема кода программы. Если в CISC-архитектуре используется одна инструкция для сложения данных, находящихся в двух ячейках ОЗУ, то в RISC-архитектуре в общем случае потребуются четыре инструкции при возможной избыточности каждой из-за требований фиксированности длины.

История создания микроконтроллерных CISC-архитектур в ОАО «НИИЭТ»

Исторически ОАО «НИИЭТ» развивало несколько направлений CISC-архитектур.

1. MCS-51. Лежит в основе следующих изделий: Н1830ВЕ31, Н1830ВЕ51, 1830ВЕ32У, 1882ВЕ53У, 1882ВМ1Т. Особенности последних трех схем — использование модели ядра, созданной собственными силами в ОАО «НИИЭТ».
2. MCS-96. Лежит в основе следующих изделий: Л1874ВЕ36, 1874ВЕ36, 1874ВЕ06Т, 1874ВЕ76Т, 1874ВЕ16Т, 1874ВЕ86Т, 1874ВЕ66Т, 1874ВЕ05Т, 1874ВЕ96Т, 1874ВЕ7Т. В рамках разработки последних двух ИМС были проведены работы по созданию Verilog-модели ядра, которое имело ряд особенностей, позволяющих говорить о создании собственной масштабируемой CISC-платформы, способной гибко наращивать вычислительные возможности ядер. К особенностям подхода, выбранного для создания модификации ядра, получившей впоследствии название АМС-96 (Advance MCS-96), относятся:

- Создание подсистемы выборки команд, максимально независимой от подсистемы выполнения команд при возможности гибкой настройки длины каждой из инструкций. Блок информации, содержащий команды (при максимальной длине команды до 7 байт блок может содержать или неполную команду, или до четырех 8-битных команд), по 32-разрядной шине команд поступает в блок очереди команд, который автоматически на основании данных декодера длины инструкций помещает команды в очередь. Выборка команд происходит асинхронно от выполнения команд, сигналами прекращения выборки являются или переполнение очереди (количество команд настраиваемое), или использование общих интерфейсов командами и данными (приоритет за данными). Для архитектуры AMCS-96 экспериментально была выбрана очередь команд в 10 инструкций, независимо от их длины. Механизм выполнения команд загружает готовую инструкцию в декодер микроопераций, формирующий сигналы внутренних фаз инструкций. Конец выполнения инструкции задается через специальную микрооперацию. Такая независимость механизмов позволяет вводить в функционал ядра команды, которые не имеют ограничений ни по длине кода, ни по времени выполнения.
- Конфигурируемые через параметры конфигурационного файла разрядности всех шин ядра. При создании модели ядра сразу была предусмотрена возможность увеличения разрядности шины данных, шины команд, шины адресов.
- Минимизация задержек в каждом из механизмов выполнения или выборки инструкций. Максимальное распараллеливание внутренних процессов при выполнении команд, возможность выполнения нескольких несвязанных микроопераций одновременно.
- Использование современных возможностей кремниевых технологий и САПР: применение однокластных умножителей, делителей, сдвигателей и т. д.

Для изделий 1874BE96T и 1874BE7T, при всей их схожести на предыдущие разработки ОАО «НИИЭТ», выполненные на оригинальном ядре MCS-96, данный подход позволил увеличить производительность. По итогам исследования по тестам CodeMark, выполненного фирмой «Ангиоскан» — нашим партнером по созданию ИСР, производительность увеличилась в 3–4 раза при функционировании на одной и той же частоте и при использовании одинаковых режимов работы с внешней памятью команд, что и оригинальные контроллеры MCS-96.

«Обработка-28»

В 2015 году ОАО «НИИЭТ» приступило к выполнению ОКР «Обработка-28», в рамках которой по требованиям пользователей предполагается модернизация радиационно-стойкого МК 1874BE7T, в том числе и в вопросах вычислительных мощностей и возможностей ядра. Основные недостатки процессорной части 1874BE7T:

1. Малый размер адресного пространства. Для обеспечения совместимости с МК, базирующимися на оригинальных MCS-96-архитектурах, ИМС 1874BE7T имеет такую же, как и они, адресную область 64 кбайт (16-разрядная шина адреса). Минимально требуемый размер на сегодня составляет 16 Мбайт (24-разрядная шина адреса).
2. Отсутствие внутренних областей памяти, из которых возможно выполнение программ. Использование этой области позволило бы обойти ошибки, возникающие во внешней памяти при обнаружении их кодами коррекции.

Помимо реализации пользовательских предложений, было решено модернизировать ядро следующим образом:

1. Повысить производительность путем перехода на 32-разрядную шину данных, добавления 32-битного АЛУ и нового набора команд.
2. Ввести подсистему арифметических команд, выполняемых за один такт. Данная подсистема получила название RISC-подсистемы, так как однокластные команды работают с ограниченным количеством регистров.
3. Увеличить разрядность основного для радиационно-стойкого микроконтроллера интерфейса обращений к внешней памяти до 32 бит.
4. Добавить поддержку операций с плавающей точкой IEEE-754 с одинарной (32-бит) и двойной (64-бит) точностью.
5. Расширить адресное пространство до 4 Гбайт (32-разрядная шина адреса).
6. Ввести возможности гибкого управления параметрами доступа к внешней памяти с функциями помехоустойчивого кодирования для исправления ошибок доступа.
7. Увеличить количество векторов прерываний и ускорить запуск обработчиков прерываний.
8. Ввести механизмы защиты стека от переполнения/опустошения.

Поддержка однокластных команд и увеличенного адресного пространства вводится как для системы команд MCS-96, так и для системы новых 32-битных инструкций. Ранее созданная CISC-плата позволила сократить время, требуемое для создания ядра ОКР «Обработка-28». В настоящее время все вышеописанные функции уже реализованы в Verilog-коде, и начинается активный процесс его тестирования. Далее

будут подробно описаны особенности нового 32-разрядного ядра.

Подсистема выполнения команд

Процессорное ядро, используемое в ОКР «Обработка-28», имеет два режима функционирования ее системы команд:

1. Режим совместимости с MCS-96. В данном режиме микроконтроллер выполняет инструкции системы команд MCS-96. Единственное отличие в том, что часть не используемых в MCS-96 кодов инструкций в этом режиме применяется для новой функциональности. Например, в системе команд MCS-96 нет механизма переходов по адресам свыше 64 кбайт. Для этого в новом ядре во всех режимах работы присутствуют инструкции «очень длинных» переходов и вызовов процедур (VLCALL, VLJMP), которые позволяют осуществить переход на любой адрес адресного пространства. Для поддержки нового размера адресного пространства внесены изменения и в механизмы выполнения некоторых инструкций MCS-96. Теперь при вызове прерываний или процедур сохраняется 32-разрядный адрес точки возврата.
2. Режим выполнения 32-разрядных инструкций. В данном режиме вместо части MCS-96-инструкций становятся доступными инструкции работы с 32-разрядными данными. Так, появляются новые инструкции загрузки, арифметические, логические инструкции, инструкции работы со стеком. В этом режиме доступны и команды работы с байтами системы команд MCS-96. В таблицах 1 и 2 представлена система команд микроконтроллера в первом и втором режимах работы ядра соответственно.

Переход из одного режима работы ядра в другой осуществляется инструкцией SWC. В систему команд введена еще одна специальная инструкция — команда конца инициализации EINIT. После первого запуска этой команды становится недоступной для модификации часть системных регистров микроконтроллера — регистры настроек доступа к внешней шине, регистры определения границ стека, регистры определения начальных адресов подпрограмм обработчиков прерываний.

Максимальная длина команд во всех режимах работы ядра осталась раной 7 байт, но благодаря масштабируемости Verilog-описания возможно введение инструкций и большей длины.

Увеличение разрядности шины данных и появление 32-разрядного АЛУ — это только одно из наиболее очевидных решений, позволяющих увеличить производительность. Вторым направлением стало введение команд, выполняемых за один такт. Поскольку сделать это для всего регистрового файла, к которому в архитектуре MCS-96 относится ОЗУ, технически невоз-

Таблица 1. Система команд в режиме MCS-96


Код	x0	x1	x2	x3	x4	x5	x6	x7	x8	x9	xA	xB	xC	xD	xE	xF
0x	SKIP	CLR	NOT di	NEG di	XCH di	DEC di	EXT	INC di	SHR	SHL	SHRA	XCH in XCHB	SHRL	SHLL di	SHRAL di	NORML
1x	SWC	CLRB	NOTB	NEGB	XCHB di	DECB	EXTB	INCB	SHRB	SHLB	SHRAB	in	***	***	***	***
2x	SJMP								SCALL							
3x	JBC								JBS							
	bit 0	bit 1	bit 2	bit 3	bit 4	bit 5	bit 6	bit 7	bit 0	bit 1	bit 2	bit 3	bit 4	bit 5	bit 6	bit 7
4x	AND 3op di im in ix				ADD 3op di im in ix				SUB 3op di im in ix				MULU 3op * di im in ix			
5x	ANDB 3op di im in ix				ADDB 3op di im in ix				SUBB 3op di im in ix				MULUB 3op * di im in ix			
6x	AND 2op di im in ix				ADD 2op di im in ix				SUB 2op di im in ix				MULU 2op * di im in ix			
7x	ANDB 2op di im in ix				ADDB 2op di im in ix				SUBB 2op di im in ix				MULUB 2op * di im in ix			
8x	OR di im in ix				XOR di im in ix				CMP di im in ix				DIVU * di im in ix			
9x	ORB di im in ix				XORB di im in ix				CMPB di im in ix				DIVUB * di im in ix			
Ax	LD di im in ix				ADDC di im in ix				SUBC di im in ix				LDBZE di im in ix			
Bx	LDB di im in ix				ADDCB di im in ix				SUBCB di im in ix				LDBSE di im in ix			
Cx	ST	BMOV	ST	STB	CMPL	STB	PUSH di im in ix				POP	BMOVI	POP di im in ix			
Dx	JNST	JNH	JGT	JNC	JNVT	JNV	JGE	JNE	JST	JH	JLE	JC	JVT	JV	JLT	JE
Ex	DJNZ	DJNZW	TIJMP	BR in	VLCALL	F-инстр.	VLJMP	LJMP	***	***	***	***	DPTS	EPTS	прерыв.	LCALL
Fx	RET	TRAP1	PUSHF	POPF	PUSHA	POPA	MOD	TRAP	CLRC	SETC	DI	EI	CLRVT	NOP	*	RST

Обозначение	Прямая	Непосредственная	Косвенная (1)	Индексная S/L (1)
DIV	4 FE 8C	5 FE 8D	4 FE 8E	5/6 FE 8F
DIVB	4 FE 9C	4 FE 9D	4 FE 9E	5/6 FE 9F
MUL (2 ops)	4 FE 6C	5 FE 6D	4 FE 6E	5/6 FE 6F
MUL (3 ops)	5 FE 4C	6 FE 4D	5 FE 4E	6/7 FE 4F
MULB (2 ops)	4 FE 7C	4 FE 7D	4 FE 7E	5/6 FE 7F
MULB (3 ops)	5 FE 5C	5 FE 5D	5 FE 5E	6/7 FE 5F

Таблица 2. Система команд в режиме выполнения инструкции работы с 32-битными данными (оранжевым цветом выделены новые инструкции)

Код	x0	x1	x2	x3	x4	x5	x6	x7	x8	x9	xA	xB	xC	xD	xE	xF
0x	SKIP	ECLR	ENOT di	ENEG di	ELDS di	EDEC di	EXT	EINC di	SHR	SHL	SHRA	XCH in XCHB	ESHRL di	ESHLL di	ESHRAL di	NORML
1x	SWC	CLRB	NOTB	NEGB	XCHB di	DECB	EXTB	INCB	SHRB	SHLB	SHRAB	in	EST shot ix pc			
2x	SJMP								SCALL							
3x	JBC								JBS							
	bit 0	bit 1	bit 2	bit 3	bit 4	bit 5	bit 6	bit 7	bit 0	bit 1	bit 2	bit 3	bit 4	bit 5	bit 6	bit 7
4x	AND 3op di im in ix				ADD 3op di im in ix				SUB 3op di im in ix				MULU 3op * di im in ix			
5x	ANDB 3op di im in ix				ADDB 3op di im in ix				SUBB 3op di im in ix				MULUB 3op * di im in ix			
6x	EAND 2op di im in ix				EADD 2op di im in ix				ESUB 2op di im in ix				EMULU 2op * di im in ix			
7x	ANDB 2op di im in ix				ADDB 2op di im in ix				SUBB 2op di im in ix				MULUB 2op * di im in ix			
8x	EOR di im in ix				EXOR di im in ix				CMP di im in ix				DIVU * di im in ix			
9x	ORB di im in ix				XORB di im in ix				CMPB di im in ix				DIVUB * di im in ix			
Ax	ELD di im in ix				EADDC di im in ix				ESUBC di im in ix				ELD long ix pc ix pc ix pc ix pc			
Bx	LDB di im in ix				ADDCB di im in ix				SUBCB di im in ix				ELD shot ix pc ix pc ix pc ix pc			
Cx	ST	BMOV	EST	STB	ECMPL	STB	PUSH di im in ix				EPOP	BMOVI	EPOP di im in ix			
Dx	JNST	JNH	JGT	JNC	JNVT	JNV	JGE	JNE	JST	JH	JLE	JC	JVT	JV	JLT	JE
Ex	DJNZ	DJNZW	TIJMP	BR in	VLCALL	F-инстр.	VLJMP	LJMP	EST long ix pc				DPTS	EPTS	прерыв.	LCALL
Fx	RET	TRAP1	PUSHF	POPF	PUSHA	POPA	MOD	TRAP	CLRC	SETC	DI	EI	CLRVT	NOP	*	RST

Обозначение	Прямая	Непосредственная	Косвенная (1)	Индексная S/L (1)
DIV	4 FE 8C	5 FE 8D	4 FE 8E	5/6 FE 8F
DIVB	4 FE 9C	4 FE 9D	4 FE 9E	5/6 FE 9F
MUL (2 ops)	4 FE 6C	5 FE 6D	4 FE 6E	5/6 FE 6F
MUL (3 ops)	5 FE 4C	6 FE 4D	5 FE 4E	6/7 FE 4F
MULB (2 ops)	4 FE 7C	4 FE 7D	4 FE 7E	5/6 FE 7F
MULB (3 ops)	5 FE 5C	5 FE 5D	5 FE 5E	6/7 FE 5F



данных, размещенных во внешней памяти в случае использования помехоустойчивого кодирования. Доступ к этому виду памяти осуществляется по 32-разрядной шине, и его скорость так же зависит от набора команд, как и для режима внешней памяти.

Адресное пространство

Микроконтроллер «Обработка-28» имеет 4 Гбайт адресного пространства. Карта памяти представлена на рис. 2.

Старт микроконтроллера происходит с адреса 0000_7000h.

Система команд MCS-96 не предусматривает команд переходов и способов адресации для области памяти свыше 64 кбайт. Для поддержки функциональности новой адресной области были проведены следующие мероприятия:

1. Для осуществления переходов и запусков подпрограмм в обоих режимах работы ядра появились команды «очень длинных» переходов VLCALL, VLJMP. Также при вызовах подпрограмм инструкциями SCALL, LCALL при переходах на подпрограммы обработчиков прерываний в стеке сохраняется полный 32-разрядный адрес.




Рис. 3. Формирование адреса операнда в случае работы ядра в режиме MCS-96

2. Для доступа к данным вводится механизм адресации с помощью указателей страниц данных (data page pointers — DPP).

Микроконтроллер имеет четыре указателя страниц данных. Они позволяют расширить адрес в любом из режимов функционирования ядра до 32 разрядов. В случае работы ядра в режиме MCS-96 действуют только два указателя из четырех. Формирование адреса в этом случае происходит, как показано на рис. 3.

Особенность использования указателей состоит в том, что они расширяют адрес только при микрооперациях прямой адресации. Какой из указателей DPP будет применен при формировании адреса, решает старший бит адреса из команды. Рассмотрим это на примере. В случае выполнения команды ADD 60h, 62h запускаемые микрооперации будут выглядеть следующим образом:

1. Происходит чтение по прямому адресу значения ячейки 62h. Значение попадает в АЛУ.
2. Происходит чтение по прямому адресу значения ячейки 60h. Значение попадает в АЛУ.

3. Результат операции после вычисления по прямому адресу заносится в ячейку 60h. В данном случае во всех трех стадиях выполнения команды используется прямая адресация, соответственно, во всех них будет использоваться DPP. В случае выполнения команды ADD 60h, [62h] запускаемые микрооперации будут выглядеть следующим образом:

1. Происходит чтение по прямому адресу значения ячейки 62h.
2. Происходит чтение с использованием косвенной адресации по адресу, взятому из ячейки 62h. Это значение попадает в АЛУ.
3. Происходит чтение по прямому адресу значения ячейки 60h. Значение попадает в АЛУ.
4. Результат операции после вычисления по прямому адресу заносится в ячейку 60h.

В данном случае DPP используется при адресации всегда, кроме шага 2. Во всех ситуациях, когда адрес взят из ячейки памяти, указатели страниц не используются. Особенностью адресации в данном режиме работы ядра является то, что косвенной адресации доступно только 64 кбайт, как и в MCS-96. То есть ячейка с адресом может

находиться в любом месте адресного пространства, но оттуда считается только 16 бит конечного адреса.

Для режима работы с 32-разрядными данными применяются все четыре указателя страниц. Формирование адреса при этом представлено на рис. 4.

Особенности работы в данном режиме: определяется, какой будет использоваться указатель, предусмотрено уже два бита адреса команды; при операции чтения или записи по адресу, заданному косвенно, из ячейки памяти считывается 32 бит адреса. То есть и ячейка с указателем, и сама ячейка, откуда берутся данные для операции, могут находиться в любом месте адресного пространства.

Указатели на страницу данных не используются для адресов, участвующих в прямой адресации и меньших 0000_0060h. В этой области находятся регистры R0–R15 и сами указатели DPP.

Работа с прерываниями

Нововведения в работе с прерываниями в ИМС «Обработка-28» связаны со следующими особенностями схемы:

1. Увеличение числа периферийных блоков и рост их функциональности привели к необходимости повысить количество векторов прерывания. В данной редакции ядра их используется 64 штуки. Управляются прерывания посредством двух 32-разрядных регистров INT_MASK и INT_MASK2. Запросы на прерывания ожидают обработки в регистрах INT_PEND и INT_PEND2.
2. Появление в архитектуре новых служебных прерываний: прерывания по ошибкам внешнего интерфейса, прерывания по переполнению и опустошению стека, прерывания по ошибкам доступа к регистрам FPU.
3. Изменение области расположения векторов прерывания. Связано с появлением помехоустойчивого кодирования интерфейса внешней памяти. В архитектуре MCS-96 векторы располагаются в той же области, что и команды. Если действует режим работы с внешней памятью, то и векторы будут находиться в ней. Это могло бы привести к парадоксальной ситуации: для того чтобы правильно выйти




Рис. 4. Формирование адреса в режиме работы с 32-разрядными данными

на обработчик прерывания по ошибке внешнего интерфейса, микроконтроллер должен считать адрес перехода из той же внешней памяти. В ИМС «Обработка-28» адреса обработчиков прерываний хранятся в регистрах (INTx_ADDR), находящихся в области SFR. По умолчанию адреса настроены на расположение обработчиков во внешней памяти, но могут быть и переназначены на область PSRAM (которую тоже предполагается защитить от сбоев). Регистры INTx_ADDR должны быть установлены в инициализационной части программы пользователя и не могут быть изменены после выполнения команды EINIT. Подход с расположением векторов в об-

ласти SFR также позволил ускорить переход на обработчик прерывания, поскольку ликвидировано одно (с точки зрения пользовательской программы не несущее полезной функциональности) обращение к внешней памяти: после обработки запроса микроконтроллер сразу выходит на нужный адрес, в котором содержатся команды.

В микроконтроллере «Обработка-28» произошли изменения и в механизме обработки прерываний блоком периферийных транзакций (PTS). Из всего многообразия режимов работы PTS архитектуры MCS-96 в новом микроконтроллере остались только режимы одиночной и блочной передачи. Эти режи-

мы являются универсальными и позволяют вести пересылку данных между любыми ячейками всего адресного пространства. Еще одно нововведение в работе блока PTS — возможность выбора для каждого сеанса обмена типа приоритета: приоритет ядра или приоритет PTS. В первом случае блок периферийных транзакций отслеживает моменты, когда не используется внутренняя память (например, запущена микрооперация вычисления в АЛУ или простой шины вследствие неготовности команды для загрузки в декодер микроопераций), и в эти моменты ведет свой обмен; во втором — PTS остановит выполнение команд ядром и выполнит обмен данными максимально быстро. ■