TimingVision: новая технология Cadence, ускоряющая проектирование быстрых интерфейсов на печатных платах

Я вспоминаю, как в середине 80‑х работал с одним из ранних редакторов печатных плат. Это была громоздкая профессиональная система с двумя массивными мониторами, клавиатурой и планшетом со стилусом. Один из мониторов — черно-белый — использовался для ввода текстовых команд, а второй — цветной — отображал проводники и переходные отверстия печатной платы. Единственным назначением всей этой махины была трассировка печатных плат. Но когда я говорю «она трассировала печатные платы», я немного грешу против истины. На самом деле это оператор трассировал платы с ее помощью, вручную размещая отдельные сегменты проводников и переходные отверстия. В системе же не было ни возможностей автоматической трассировки, ни интерфейса drag-and-drop, ни механизма расталкивания. А функция масштабирования, конечно, присутствовала, но настолько медленная, что после ее запуска я спокойно отправлялся выпить чашечку кофе, дожидаясь ее завершения.

Разумеется, все проблемы трассировки печатных плат были в те дни гораздо легче, частоты тактовых сигналов — гораздо ниже, а интерфейсы — медленнее и проще, чем сегодня. Нынешние печатные платы сочетают в себе умопомрачительные тактовые частоты и невероятно сложные и жестко стандартизованные интерфейсы, такие как DDR2, DDR3, DDR4 и PCIe Gen1, Gen2, Gen3. Помимо этого, номиналы напряжений питания продолжают снижаться (от 1,8 к 1,5 В и даже к 1,2 В), что делает сигналы все более чувствительными к эффектам перекрестных помех и пульсациям по цепям питания.

В конечном итоге разработчики лицом к лицу сталкиваются с безумно сложным набором требований к электрическим и физическим свойствам проектируемой печатной платы. Современные средства проектирования требуют довольно больших усилий для достижения соответствующих временны′х задержек между сигналами, и немалой трудоемкости добавляет то, что взаимные зависимости и расхождения между группами сигналов должны быть рассчитаны разработчиком платы вручную. К тому же выравнивание задержек а) является итерационным процессом; б) разработчики плат многократно переключаются туда-сюда между проектом и менеджером ограничений; в) вы фиксируете одну трассу, затем фиксируете вторую, затем должны вернуться, чтобы еще раз подправить первую, и так далее, пока вся группа сигналов не будет выравнена по длине…

Новая технология фирмы Cadence — TimingVision — упрощает решение всех этих задач. Изощренный механизм анализа задержек, встроенный в САПР Allegro PCB Designer, анализирует взаимные зависимости между сигналами для определения целевых задержек и фаз, помогая разработчикам реализовать свою стратегию для выравнивания задержек. Визуальная обратная связь в проекте печатной платы показывает закодированную в цвете информацию о задержках и фазах сигналов: зеленый — это хороший, красный — слишком короткий, желтый — слишком длинный (цвета могут настраиваться пользователем).

Сочетание анализа TimingVision с автоинтерактивными технологиями Cadence — автоинтерактивным выравниванием задержек (AiDT) и автоинтерактивной подстройкой фаз (AiPT) — значительно уменьшает время и усилия, затраченные разработчиками печатных плат, в чем можно убедиться, рассмотрев иллюстрацию на рис. 1.

Рис. 1. Управление автоинтерактивным выравниванием

Честно говоря, очень трудно целиком уместить в голове те сложные и комплексные требования, которые предъявляются сегодня к проектам печатных плат. Важно не только убедиться, что два сигнала, формирующие дифференциальную пару, имеют одинаковую длину, — вы также должны быть уверены, что фазы этих сигналов также выравнены с очень жесткими допусками. Иллюстрация на рис. 2 показывает, как Allegro TimingVision помогает при автоинтерактивной подстройке фаз.

Рис. 2. Автоинтерактивная подстройка фаз

По поводу обычных САПР печатных плат можно сказать, что они достаточно разумны, чтобы сообщить вам о каком-то нарушении, но не до такой степени, чтобы сфокусировать ваше внимание на конкретной области, в которой находится это нарушение. Например, как проиллюстрировано на рис. 3а, обычная система проверки правил (DRC) может показывать, что вся цепь целиком не соответствует требованию по статическому контролю набега фазы ±0,25 мм. В отличие от этого, технология Allegro TimingVision позволяет изолировать проблему и указать точное место, конкретную часть цепи, которая требует корректировки, чтобы выполнить заданное требование (рис. 3б).

Рис. 3.
а) Обычная DRC-система в САПР показывает «проблемную» цепь целиком;
б) «умный» контроль набега фазы

И еще несколько важных сведений о САПР Cadence Allegro. Пользователи системы моделирования Allegro Sigrity могут комбинировать функциональность TimingVision с анализом целостности сигналов (SI) с учетом качества системы питаний (PI), чтобы быстро реализовать и точно обеспечить совместимость со спецификациями скоростных интерфейсов, например интерфейсов памяти. Комбинация технологий Cadence позволяет вести многоступенчатую разработку продуктов: от интеллектуальных ядер (IP) к системам на кристалле (SoC) и затем от корпусов микросхем к печатным платам и системам — предсказуемо и эффективно с точки зрения затрат.