Разработка приложений для СнК SmartFusion2 с использованием средств разработки Libero SoC и SoftConsole.
Часть 2. Создание исполняемой версии прошивки

В первой статье цикла [1] рассмотрен процесс создания приложения для системы-на-кристалле SmartFusion2 в среде разработки Libero SoC 11.6, этап создания проекта встраиваемого программного обеспечения (ВПО) на языке С в среде SoftConsole 3.4, а также описаны действия, необходимые для выполнения пошаговой отладки разработанного кода встраиваемого программного обеспечения процессора Cortex-M3. Зак...

Разработка приложений для СнК SmartFusion2 с использованием средств разработки Libero SoC и SoftConsole.
Часть 1

В соответствии с прогнозами экспертов, к 2020 году на планете будут работать 60 млрд устройств, подключенных к сети Интернет: количество абонентов устройств заметно превысит число абонентов людей. Значительная доля информации, передаваемой по сети, не будет предназначаться человеку, а составит трафик общения устройств между собой. «Умные» дома, беспилотные автомобили поднимут уровень комфорта н...

Реализация обмена данными между ПЛИС и процессорной системой в Cyclone V SoC на базе платы DE1‑SoC от Terasic

Несмотря на то, что системы на кристалле от ALTERA появились больше года назад, многие инженеры-разработчики, имея желание освоить такие системы, сталкиваются с трудностями при изучении технической документации, которая предоставлена на сайте производителя. Цель данной публикации — показать пример реализации обмена данными между FPGA и HPS для того, чтобы инженеры могли использовать его при реа...

Проектирование параллельных КИХ-фильтров в базисе ПЛИС

Перемножители сигналов играют ключевую роль в проектировании высокопроизводительных цифровых фильтров. В статье показаны различные варианты реализации КИХ-фильтров с использованием перемножителей на мегафункциях ALTMULT_ACCUM, ALTMULT_ADD и ALTMEMMULT САПР Quartus II компании Altera в базисе ПЛИС. Авторы также сосредоточили свое внимание на реализации умножения методом правого сдвига с накоплен...

Системы электропитания для СБИС программируемой логики — без компромиссов!

При создании современного электронного оборудования разработчики сталкиваются с необходимостью улучшения его функциональности, роста производительности, повышения скоростей системных шин, увеличения объемов используемой памяти. Для решения этих задач приходится создавать устройства с высокой плотностью монтажа и использовать новые малогабаритные электронные компоненты, как правило, имеющие неск...

Детерминированная задержка в преобразователях стандарта JESD204B: ответы на вопросы

Детерминированная задержка — довольно новая функция интерфейса преобразователей, поэтому у проектировщиков систем обычно возникает ряд вопросов о том, как определить ее, с какими сигналами требуется работать и как реализовать эту функцию для работы в синхронном режиме или режиме временного чередования. В статье даются ответы на некоторые часто задаваемые вопросы о проектировании систем с детерм...

Обработка радиолокационной информации: ПЛИС или графические процессоры?

Хотя графические процессоры общего назначения дают высокую пиковую производительность для операций с плавающей точкой, ПЛИС обладают более привлекательными уровнями производительности для таких операций. Более того, ПЛИС корпорации Altera теперь поддерживают стандарт OpenCL — используемый в графических процессорах.

Проектирование систолических КИХ-фильтров в базисе ПЛИС с помощью системы моделирования ModelSim-Altera

В статье рассмотрены основные особенности проектирования цифровых фильтров на примере систолического КИХ-фильтра в САПР ПЛИС Quartus II версии 11.1 Web Edition. Начиная с версии 10.0 из САПР Quartus II исключен векторный редактор, а моделирование предлагается вести с помощью различных симуляторов высокоуровневых языков описания аппаратурных средств, например Active-HDL, Riviera-Pro, ModelSim и ...

Программирование ПЛИС CPLD фирмы Altera в составе смешанной JTAG-цепочки средствами САПР Quartus II с помощью кабеля ByteBlaster II Download Cable

Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Altera через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля, аналогичного фирменному кабелю ByteBlaster II, сопрягающему персональный компьютер или рабочую станцию с интерфейсом JTAG через параллельный порт LPT. Описан пример смешанной цепочки кристаллов...

Базовый маршрут разработки ПЛИС Altera Cyclone V SOC FPGA с аппаратной процессорной системой ARM Cortex-A9 на примере стартового отладочного комплекта SoCrates и референсного дизайна EBV Elektronik. Часть 1

Цель данной статьи — продемонстрировать специалистам базовый маршрут разработки решения на SOC FPGA от ALTERA при помощи бюджетного отладочного комплекта SoCrates, созданного ведущим официальным дистрибьютором Altera в Европе — компанией EBV Elektronik. Статья будет интересна всем, кто желает рассмотреть возможности пакета Quartus для системной интеграции — среды Qsys (продолжение SOPC Builder...