Школа схемотехнического проектирования устройств обработки сигналов. Занятие 5. Стандарты, уровни, сопряжение

Занятие 5. Стандарты, уровни, сопряжение

Difficile est proprie communia dicere.
Гораций

В любой схеме должны содержаться:
по крайней мере одна устаревшая деталь, две дефицитные
и три — находящихся на стадии разработки.
Третий закон инженерного проектирования Гора

На прошлых занятиях [1] мы начали рассматривать современную схемотехнику цифровых устройств. В этом занятии мы продолжим разговор о новых семействах цифровых ИС и их свойствах, а также затронем вопросы, связанные со стандартизацией в электронике.

Все статьи цикла:

• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 1. Алгоритмы, элементная база, способы реализации
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 2. Некоторые полезные мелочи, о которых почти никто никогда не пишет, опасаясь прослыть любителем банальных фактов
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 3. Интерфейсы передачи данных и сопряжение устройств
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 4. Уровни, логика и быстродействие
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 5. Стандарты, уровни, сопряжение
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 6. Реализация вычислительных устройств на ПЛИС
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 7. Реализация вычислительных устройств на ПЛИС
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 8. Средства визуальной разработки цифровых автоматов
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 9. Языки описания аппаратуры: синтаксис и особенности применения
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 10. Языки описания аппаратуры: синтаксис и особенности применения
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 11. Языки описания аппаратуры: синтезируемое подмножество VHDL
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 12. Языки описания аппаратуры. Язык описания аппаратуры Verilog HDL
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 13. Языки описания аппаратуры. Язык описания аппаратуры Verilog HDL
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 14. Программируемые аналоговые интегральные схемы
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 15. Практические рекомендации по разработке печатных плат
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 16. Особенности разработки конструкторской документации РЭА в соответствии с ЕСКД
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 17. Цифровые синтезаторы прямого синтеза частот
• Школа схемотехнического проектирования устройств обработки сигналов. Занятие 18

Как известно, в настоящее время логические ИС средней степени интеграции выпускаются более чем десятью компаниями, среди которых как гиганты индустрии типа Texas Instruments, Philips, так и средние и небольшие фирмы. В то же время различные варианты серии 74ХХ стали стандартом де-факто для цифровой элементной базы. Недаром библиотеки современных пакетов проектирования на ПЛИС [2, 3, 7, 8] содержат в своем составе макрофункции соответствующих узлов — триггеров, счетчиков, регистров и т. п. Возникает вопрос: как же ориентироваться в этом море продуктов — закладываться в разработке на ИС конкретного производителя (при этом обрекая себя на возможность ждать ее поставки месяцами) или же выбрать несколько сходных по свойствам изделий?

А если выбирать второй путь, то не столкнемся ли мы с ситуацией, когда посадочные места и цоколевка аналогов будут различными и приведут к трудностям при проектировании и монтаже конструкции прибора [5]?

Дабы помочь разработчикам в этом выборе производители создали несколько организаций, занимающихся вопросами стандартизации в области элементной базы.

Одной из самых известных организаций такого рода является JEDEC (Joint Electron Device Engineering Council) (www.jedec.org), являющийся органом стандартизации при Electronic Industries Alliance (EIA). На рис. 1 приведена эмблема этой организации.

JEDEC был первоначально создан в 1960 для решения вопросов стандартизации в производстве дискретных полупроводниковых приборов, а в 1970 году сфера его деятельности распространилась и на интегральные схемы. В состав JEDEC входит 48 комитетов и подкомитетов. В настоящее время членами JEDEC является около 300 компаний. Среди них как производители электронных компонентов, так и фирмы-потребители элементной базы, а также другие компании, работающие в сфере электронных компонентов.

Рассмотрим вкратце основные исторические вехи в развитии JEDEC. В 1924 году пять производителей радиотехнических устройств в Чикагском регионе создают организацию, названную Associated Radio Manufacturers (ARM), которая была призвана формировать радиотехнические стандарты, лоббировать интересы производителей аппаратуры. Позже она была переименована в Radio Manufacturers Association (RMA), являющаяся зачатком EIA. Интересно, что вступительный взнос в эту ассоциацию составлял $100 и ежемесячные платежи — $50. В 1926 году сформировалась вторая крупная ассоциация в электротехнической промышленности — National Association of Electrical Manufacturers (NEMA). В 1927 году NEMA и RMA объединились. RMA стала радиотехнической секцией (Radio Section) NEMA. С изобретением в 1928 году телевидения в RMA был создан соответствующий комитет (Television Committee). В 1932 в RMA создается комитет по элекровакуумным приборам (Tube Division), в 1938 году — Engineering Department.

Развитие радиотехники в годы Второй мировой войны привело к созданию в 1944 году совета по стандартизации в области электровакуумной техники — Joint Electron Tube Engineering Council (JETEC), по сути, прототипа JEDEC. JETEC начал проводить активную работу в области стандартизации типов ламп, в том числе регистрацию их типов, проведение маркетинговых исследований и т. п.

Появление полупроводниковых приборов открыло новую страницу в развитии стандартизации. В 1950 году RMA была переименована в Radio Television Manufacturers Association (RTMA) в связи с возросшим число компаний — производителей телевизионного оборудования. Начало производства твердотельных компонентов привело к очередному переименованию. В 1953 году RTMA получила название Radio Electronics Television Manufacturers Association (RETMA). Тем самым полупроводниковая промышленность получила в ассоциации те же права, что и индустрия коммуникаций и связи. В 1956 году в составе Tube Division создана секция полупроводников (Semiconductor Section). Наконец, в 1957 году RETMA была переименована в Electronic Industries Association (EIA), под этим именем она известна и в наши дни.

В 1958 JETEC разделился на два совета — собственно совет по ламповой технике и по полупроводникам, причем поменялось и название — на нынешнее Joint Electron Devices Engineering Councils (JEDEC). Два совета JEDEC получили наименования JEDEC Tube Council и JEDEC Semiconductor Council. В 1963 году в составе EIA были организованы два самостоятельных подразделения Tube Division и Semiconductor Division.

С появлением первых ИС происходят соответствующие изменения в органах стандартизации. В 1965 году в состав Semiconductor Division введен Microelectronic Subdivision. Затем был создан совет по микроэлектронным устройствам — Microelectronic Engineering Council, вышедший из JEDEC Semiconductor Device Council, занимающегося стандартизацией дискретных полупроводниковых приборов. В 1970 году Semiconductor Division и Microelectronic Subdivision были реорганизованы и был сформирован дивизион твердотельной электроники (Solid State Products Division, SSPD). В настоящее время в этот дивизион входит 20 компаний — 20 лет назад их было 5–6.

Изменения в области электровакуумной техники привели к реорганизации в 1977 JEDEC Tube Council, который был переименован в Tube Electron Panel Advisory Council (TEPAC).

Бурное развитие полупроводниковой промышленности в конце 90-х годов привело к созданию в 1997–98 годах Web-сайта JEDEC, www.jedec.org. С этого момента JEDEC является лидером по распространению в Сети бесплатных стандартов и публикаций. В марте 1998 года Electronic Industries Alliance (EIA) создает JEDEC Solid State Technology Division, который в ноябре 1998 года преобразуется в ассоциацию JEDEC Solid State Technology Association.

Далее рассмотрим некоторые новые семейства цифровых интегральных схем, основываясь на стандартах JEDEC, и обратим внимание на некоторые особенности их применения.

Стандарт Interface Standard for Nominal 3 V/3,3 V Supply Digital Integrated Circuits (JESD8-B) определяет основные требования к интерфейсу с ИС с напряжением питания 3,3 В.

В соответствии с этим стандартом установлены следующие предельные значения электрических условий эксплуатации (Absolute maximum ratings), приведенный в табл. 1.

Под предельно допустимыми значениями понимаются такие значения электрических величин (Absolute Maximum Ratings), превышение которых может привести к выходу устройства из строя. Следует однозначно понимать, что приведенные значения параметров являются именно предельно допустимыми в течение короткого промежутка времени, работа устройства при таких значениях параметров не является нормой и недопустима в режиме нормальной эксплуатации.

Следует помнить, что значения входных и выходных токов даны для единственного входа или выхода.

Иное дело — рекомендуемые условия эксплуатации (Recommended operating conditions). Эти значения параметров являются предпочтительными при штатной эксплуатации изделия и их не стоит нарушать без крайней необходимости. В табл. 2 приводятся рекомендуемые условия эксплуатации для 3,3-вольтовых логических ИС.

К 3,3-вольтовым схемам относится ряд семейств ИС, выполненных как по ТТЛ, так и по технологии КМОП. В связи с этим возникают вопросы, затрагивающие совместимость устройств по уровням, потребляемую мощность и т. п. Постараемся привести основные понятия по совместимости различных семейств ИС.

Входные параметры микросхем семейств LVTTL и LVCMOS приведены в табл. 3.

В табл. 4 приведены основные выходные параметры микросхем LVTTL.

Выходные параметры КМОП семейств LVCMOS приведены в табл. 5.

Как известно, для увеличения быстродействия и степени интеграции постоянно снижаются проектные нормы, применяемые при изготовлении БИС. Если еще пару лет назад наиболее популярными и массовыми были микронные технологии 0,5 и 0,35, то сейчас актуальны 0,25 и менее. Ясно, что уменьшение геометрических размеров логических элементов приводит к уменьшению допустимого напряжения питания. Однако большинство существующих стандартных интерфейсов и протоколов обмена до сих пор оперируют старыми добрыми ТТЛ-уровнями.

Актуальным становится вопрос о сопряжении низковольтных и классических логических ИС. Частично он был рассмотрен в предыдущих занятиях [1]. Ниже мы продолжим разговор о сопряжении логических ИС разных семейств. В частности, определимся, что же означает совместимость ИС различных семейств.

Приведенные в табл. 4 параметры определяют совместимость ИС как совместимые с LVTTL (LVTTL-compatible). Как можно заметить, уровни их выходных напряжений низкого и высокого уровня совершенно однозначно определяются классическими пятивольтовыми схемами и могут быть использованы для подачи на вход пятивольтовых ТТЛ совместимых ИС. Однако при обратном переходе от 5-вольтовых систем к трехвольтовым следует помнить об опасности повреждения входных каскадов, не рассчитанных на напряжение питания 5 В. В этом случае полезны серии 74НС и 74АНС. Здесь следует четко помнить, что при совместной работе 5- и 3-вольтовых компонентов выходное напряжение V OH пятивольтовых ИС не должно превышать максимального входного напряжения трехвольтовых ИС V IH.

Говоря о совместимости с низковольтными КМОП ИС (LVCMOS compatibility), необходимо помнить, что в этом случае выходные параметры определены в табл. 5. При этом при переключении из одного логического уровня в другой выходной сигнал практически проходит весь диапазон питания, занимая одно из крайних значений (ноль или напряжение питания). Такое свойство в англоязычной литературе получило наименование rail to rail. Такое построение позволяет прийти к практически нулевому потреблению в статике (при отсутствии переключений).

Для того чтобы обеспечить совместимость с низковольтными КМОП-устройствами по входу, необходимо выполнение следующих условий.

1. Минимальное значение входного напряжения высокого уровня V IH должно быть не менее 2 В, но не выше напряжения питания VDD. Для КМОП-устройств вообще принято, что уровень логической единицы — не менее 0,7 напряжения питания.
2. Максимальное значение входного напряжения низкого уровня VIL равно 0,8 V.
   Таким образом, когда разработчик в дейташите читает Components are «LVTTL-compatible» или «LVCMOS-compatible», это означает, что выходные характеристики такого прибора соответствуют приведенным в табл. 4 и 5 соответственно. Однако нельзя объять необъятное, поэтому производители часто указывают на отклонения от стандарта, как правило, в сторону превышения стандартных значений (exceed the requirements). К таким превышениям относятся повышенная нагрузочная способность, способность функционировать при высоком напряжении на входе и т. п.

Говоря о новых семействах логических ИС, нельзя не остановиться на вопросе новых интерфейсных серий и стандартов.

Так, в 1993 году был одобрен стандарт JESD8-4, определяющий параметры интерфейса CTT (Center Tap Terminated). Этот стандарт определяет спецификацию входных и выходных характеристик для интерфейсных ИС и представляет собой надмножество LVTTL и LVCMOS. Таким образом, приемники СТТ совместимы со стандартными 3-вольтовыми ИС. В табл. 6 приводятся основные параметры ССТ.

На рис. 2 приведена типичная схема использования СТТ-интерфейса.

На рис. 3 приведена схема реализации ССТ-интерфейса.

Совершенствование технологии приводит к уменьшению проектных норм, а следовательно, и рабочих напряжений ИС. Уже сейчас новые семейства ПЛИС, такие как Apex фирмы Altera и Virtex фирмы Xilinx [2, 3], работают от источников питания 2,5 В и 1,8 В. В этой связи становятся актуальными вопросы сопряжения с такими устройствами.

Стандарт JEDEC JESD8-5 определяет логические уровни и параметры ИС, работающих в диапазоне питания 2,5 В.

Предельно допустимые параметры, определяемые этим стандартом, приводятся в табл. 7.

Параметры 2,5-вольтовых ИС приводятся в табл. 8.

Последние разработки ИС выполняются по 0,18-микронной технологии, при использовании которой напряжение питания составляет всего лишь 1,8 В. Стандарт JESD8-7 определяет как предельно допустимые, так и рабочие параметры 1,8-вольтовых ИС.

В табл. 9 приведены предельно допустимые параметры для 1,8-вольтовых ИС.

Рабочие характеристики 1,8-вольтовых ИС приведены в табл. 10.

Итак, мы рассмотрели стандартные параметры для современных серий цифровых ИС. На следующем занятии мы рассмотрим построение цифровых арифметических устройств, которые являются основой реализации алгоритмов ЦОС.

Литература

1. Стешенко В. Б. Школа схемотехнического проектирования устройств обработки сигналов. // Компоненты и технологии, № 3–6, 2000.
2. Стешенко В. Школа разработки аппаратуры цифровой обработки сигналов на ПЛИС // Chip News, 1999, № 8–10, 2000, № 1, 3–5.
3. Стешенко В. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. М.: Додека, 2000.
4. Alicke F., Bartholdy F., Blozis S., Dehemelt F., Forstner P., Holland N., Huchzermier J. Comparing Bus Solutions, Application Report, Texas Instruments, SLLA067, March 2000.
5. Стешенко В. ACCEL EDA: технология проектирования печатных плат. М.: Нолидж, 2000. 512 с., ил.
6. Пухальский Г. И., Новосельцева Т. Я. Цифровые устройства: учебное пособие для втузов. СПб.: Политехника, 1996. 885 с., ил.