Школа схемотехнического проектирования устройств обработки сигналов. Занятие 3. Интерфейсы передачи данных и сопряжение устройств
Занятие 3. Интерфейсы передачи данных и сопряжение устройств
При виде исправной амуниции
Как презренны все конституции.
И при железных дорогах лучше сохранять двуколку.
К. Прутков
В предыдущих занятиях школы [1] мы рассмотрели пример выбора способа реализации алгоритма и некоторые особенности проектирования устройств обработки сигналов. Сегодняшнее занятие в школе мы посвятим вопросам выбора и использования стандартных протоколов и интерфейсов передачи данных, используемых в современной аппаратуре обработки сигналов.
Все статьи цикла:
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 1. Алгоритмы, элементная база, способы реализации
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 2. Некоторые полезные мелочи, о которых почти никто никогда не пишет, опасаясь прослыть любителем банальных фактов
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 3. Интерфейсы передачи данных и сопряжение устройств
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 4. Уровни, логика и быстродействие
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 5. Стандарты, уровни, сопряжение
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 6. Реализация вычислительных устройств на ПЛИС
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 7. Реализация вычислительных устройств на ПЛИС
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 8. Средства визуальной разработки цифровых автоматов
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 9. Языки описания аппаратуры: синтаксис и особенности применения
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 10. Языки описания аппаратуры: синтаксис и особенности применения
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 11. Языки описания аппаратуры: синтезируемое подмножество VHDL
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 12. Языки описания аппаратуры. Язык описания аппаратуры Verilog HDL
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 13. Языки описания аппаратуры. Язык описания аппаратуры Verilog HDL
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 14. Программируемые аналоговые интегральные схемы
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 15. Практические рекомендации по разработке печатных плат
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 16. Особенности разработки конструкторской документации РЭА в соответствии с ЕСКД
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 17. Цифровые синтезаторы прямого синтеза частот
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 18
С задачей разработки устройств обмена данными в той или иной мере сталкивался практически каждый разработчик. В случае выбора протокола для нового изделия всегда встает вопрос о компромиссе между сложностью аппаратных средств интерфейса («амуниции») и протоколом передачей данных («конституции»). Кроме того, присматриваясь к новомодному интерфейсу, не следует забывать, что очень часто в наших скромных задачах достаточно возможностей старого доброго RS232 или RS485, реализация которых к тому же исключительно дешева и многократно отработана.
Последние несколько лет помимо прочих прелестей принесли разработчику и целый букет новых интерфейсов, позволяющих без помех передавать большие объемы информации на значительное расстояние. Современные ПЛИС ведущих производителей [2, 3] имеют встроенную аппаратную реализацию таких интерфейсов, как GTL, LVDS. Однако практически вся современная элементная база устройств обработки сигналов рассчитана на работу от питающего напряжения не выше 3,3 В, что вызывает необходимость разработки способов сопряжения указанных интерфейсов с традиционными. В то же время на русском языке практически отсутствует литература по этому вопросу. Многие компании опубликовали руководства по применению ИС для реализации технических средств интерфейса [4], но, к сожалению, они не всегда доступны российскому читателю.
На рис. 1 представлены области использования различных интерфейсов передачи данных в координатах расстояние — скорость передачи.
Как нетрудно заметить, если требуется передача информации на расстояние больше нескольких десятков сантиметров, стандартные логические уровни оказываются неудовлетворительными. На помощь приходят специализированные протоколы. Какой же из них выбрать для разрабатываемой системы? Какая элементная база позволит реализовать его аппаратно? Каковы особенности применения данного интерфейса? Дать ответ на эти вопросы предстоит в этом занятии школы.
При выборе протокола передачи данных следует обращать внимание на несколько основных параметров. Это скорость передачи данных, расстояние между источником и приемником данных, заранее заданные уровни сигналов, совместимость, вид интерфейса (параллельный или последовательный). В табл. 1 приведена краткая характеристика основных интерфейсов и данные об основных производителях ИС, их поддерживающих. Разумеется, последний столбец отражает лишь малую толику существующих решений — в тех случаях, когда производителей слишком много, в таблице скромно указано семейство ИС.
Тип интерфейса | Скорость передачи данных по одной линии, Мбит/с | Расстояние между источником и приемником данных, м | Стандарт | Производители элементной базы, поддерживающие интерфейс или семейства ИС |
Последовательный | 25/50 | 1,5 | IEEE1394 — 1995 | Texas Instruments, Intel и др. |
100-400 | 4,5 | IEEE1394-1995/p1394.a | Texas Instruments, Intel и др. | |
12 | 5 | USB2.0 | Texas Instruments, Intel и др. | |
35 | 10 (1200) | TIA/EIA485(RS-485)(ISO8482) | Texas Instruments, Analog Devices, Maxim, Sipex и др. | |
200 | 0,5 | LVDM (в разработке) | LVDM | |
10 | 10 (1200) | TIA/EIA422(RS-422)(ITU-TV.11) | Texas Instruments, Analog Devices, Maxim, Sipex и др. | |
200/100 | 0,5/10 | TIA/EIA644(LVDS)(в разработке) | LVDS | |
512 Кбит/с | 20 | TIA/EIA232(RS-232)(ITU-TV.28) | Texas Instruments, Analog Devices, Maxim, Sipex и др. | |
Параллельно-последовательный, последовательно-параллельный | 455 | До 10 | TIA/EIA644 (LVDS) | Texas Instruments и др. |
1,25 Гбит/с | До 10 | IEEE P802.3z | Texas Instruments и др. | |
2,5 Гбит/с | До 10 | IEEE P802.3z | Texas Instruments и др. | |
35 | 10 (1200) | TIA/EIA485 (RS-485)(ISO8482) | Texas Instruments, Analog Devices, Maxim, Sipex и др. | |
40/20 | 12/25 | SCSI | Многие производители | |
40 | 12 | LVD-SCSI | Многие производители | |
200/100 | 0,5/10 | LVDM (в разработке) | LVDM | |
33/66 | 0,2 | Compact PCI | TI, PLX, разработчики прошивок для ПЛИС | |
33/66 | 0,2 | PCI | TI, PLX, разработчики прошивок для ПЛИС | |
Параллельный | Тактовая частота до 4 МГц | 10 | IEEE Std1284-1994 | AC1284, LVC161284LV161284 |
Тактовая частота до 20 МГц | 0,5 | CMOS, JESD20, TTL, IEEE1014-1987 | AC, AHC, ABT, HC, HCT и др. | |
Тактовая частота до 33 МГц | 0,5 | LVTTL (JED8-A), IEEE1014-1987 | LVTH. ALVT | |
Тактовая частота до 40 МГц | 0,5 | VME64 StandardANSI/VITA1-1991 | ABTE | |
Тактовая частота до 60 МГц | 0,5 | IEEE Std1194.1-1991 | BTL/FB+ | |
Тактовая частота до 60 МГц | 0,5 | JESD8-3 | GTL/GTL+ | |
Тактовая частота до 100 МГц | 0,5 | JESD8-3 | GTLP | |
Тактовая частота до 200 МГц | 0,1 | EIA.JESD8-3,EIA/JESD8-9 | SSTL |
По способу организации передачи данных различают однопроводные (single-ended) и дифференциальные (differential) интерфейсы. На рис. 2 приведена обобщенная схема однопроводного интерфейсаПри однопроводной передаче данных используется одна сигнальная линия, и ее логический уровень определяется относительно земли. Для простых медленных интерфейсов допускается использование общей земли. В более совершенных интерфейсах каждый сигнальный провод имеет свою землю, и оба провода, как правило, объединяются в витую пару. Преимуществом однопроводных систем является простота и дешевизна реализации. Поскольку каждая линия передачи данных требует только одного сигнального провода, они удобны для передачи параллельных данных на небольшое расстояние. Примером может служить привычный параллельный интерфейс принтера. Другой пример — последовательный интерфейс RS-232. Как видим, однопроводные интерфейсы часто применяются в тех случаях, когда решающим фактором является стоимость реализации.
Основным недостатком однопроводных систем является их низкая помехоустойчивость. Из-за наводок на общий провод возможен сдвиг уровней сигналов, приводящий к ошибкам. При передаче на расстояния порядка нескольких метров начинает оказывать влияние индуктивность и емкость проводов.
Преодолеть указанные недостатки удается в дифференциальных системах. На рис. 3 приведена принципиальная схема реализации дифференциальной передачи данных.
Для балансной дифференциальной передачи данных используется пара проводов. На приемном конце линии вычисляется разность между сигналами. Заметим, что такой способ передачи данных пригоден не только для цифровых, но и для аналоговых линий. Ясно, что при дифференциальной передаче удается в значительной мере подавить синфазную помеху. Отсюда следует основное достоинство дифференциальных протоколов — высокая помехоустойчивость. Недаром один из самых распространенных протоколов в промышленных компьютерах — RS-485 построен по дифференциальной схеме.
Недостатком дифференциальных схем является их относительно высокая стоимость, а также сложности при выполнении парных согласованных каскадов передатчиков и приемников.
Рассмотрим физические параметры интерфейсов. В литературе принято следующее обозначение уровней.
- VIH — входное напряжение высокого уровня (логической единицы);
- VIL — входное напряжение низкого уровня (логического нуля);
- VOH — выходное напряжение высокого уровня (логической единицы);
- VOL — выходное напряжение низкого уровня (логического нуля).
На рис. 4 приведены логические уровни для однопроводных интерфейсов, а на рис. 5 — для дифференциальных.
Далее мы рассмотрим несколько современных интерфейсов.
Интерфейс TIA/EIA — 644 (LVDS — Low voltage differential signaling), используется в скоростных системах передачи данных. Интерфейс LVDS использует дифференциальную передачу данных с довольно низкими уровнями сигналов. Разность сигналов составляет 300 мВ, линии нагружаются сопротивлением 100 Ом. Выходной ток передатчика составляет от 2,47 до 4,54 мА. Интерфейс TIA/EIA — 644 обладает лучшими характеристиками потребления по сравнению с TIA/EIA — 422 и может служить его заменой в новых разработках. Максимальная скорость передачи данных составляет 655 Мбит/с. Достоинство данного интерфейса — преемственность ИС приемопередатчиков по разводке с драйверами хорошо известных и применяемых интерфейсов RS-422 и RS-485. Данный подход позволяет использовать новые интерфейсы в уже разработанных платах [5], что облегчает переход на новую элементную базу.
Интерфейс LVDS поддерживают многие современные ПЛИС, такие как APEX фирмы ALTERA, Virtex фирмы Xilinx и ряд других. Типичными представителями драйверов этого интерфейса являются ИС SN65LVDS31/32, SN65LVDS179 фирмы Texas Instruments.
По электрическим свойствам к интерфейсу LVDS примыкает интерфейс
LVDM. Этот протокол поддерживают ИС SN65LVDM176, SN65LVDM050.
При проектировании однопроводных интерфейсов одной из центральных проблем является сопряжение различных устройств с объединительной или кросс-платой (backplane systems), особенно если требуется «горячая замена» узлов. Как правило, на объединительной плате приняты единые уровни сигналов, и задача разработчиков периферийных плат состоит в правильном выборе средств сопряжения. Следует заметить, что за долгую историю ТТЛ-уровни стали стандартом де-факто для объединительных плат и внутрифирменных (или внутриведомственных) интерфейсов. Поэтому при развитии существующих систем и применении новой элементной базы возникает необходимость в сопряжении новых плат с общей шиной. Для этих целей существует целый набор решений.
Как известно, классические ТТЛ и КМОП семейства ИС обеспечивают ток нагрузки до 24 мА при минимальном импедансе линии 50 Ом. С появлением БиКМОП технологии стало возможным достигнуть значения выходного тока –32/ 64 мА и работы на линию с импедансом 25 Ом. Для этих целей приспособлено семейство ИС SN74ABT25xxx. Данные микросхемы могут быть также использованы в системах так называемой «горячей замены» модулей, съемные модули могут подключаться или отключаться по ходу работы прибора.
При проектировании подключаемых модулей необходимо выполнить несколько требований, которые, во-первых, предупредят поломку модуля при подключении к работающей системе и, во-вторых, не приведут к сбоям в работе системы. Рассмотрим их.
Интерфейс между подключаемым и основным модулями состоит из шин питания, земли и сигнальных шин. Модель микросхемы, подключаемой к системе, показана на рис. 6.
Защита входов и выходов микросхем осуществляется с использованием диодных ключей.
Диод D1 защищает микросхему от электростатических разрядов, ограничивая напряжение на входе микросхемы. Этого диода нет в микросхемах семейств ТТЛ, ЭСЛ и БиКМОП. Диод D2 — паразитный диод, появление которого предопределено структурой входа микросхем. В цифровых микросхемах дополнительно в этому диоду ставят еще один с меньшим сопротивлением для того, чтобы ограничивать пики напряжения, меньшие уровня логического нуля. Этот диод также защищает вход микросхемы от электростатического разряда. Очень часто для защиты входов цифровых схем применяют диодную сборку BAV99. Недавно в сети обнаружился забавный сайт, целиком посвященный сему объекту (
bav99.narod.ru).
Для защиты выходов используются диоды Д3 и Д4. Диод D3 используется в микросхемах КМОП для защиты от электростатических разрядов. Диод D4 защищает от напряжения на выходе, меньшего уровня логического нуля.
При разработке подключаемых модулей лучше использовать микросхемы БиКМОП, поскольку они выгодно отличаются от прочих тем, что имеют схему (рис. 7), которая держит выход микросхемы в состоянии высокого импеданса в момент включения микросхемы. Эта цепь следит за напряжением питания и состоит из двух диодов D1 и D2 и транзистора Q1, на базу которого подается напряжение. При напряжении питания, которое меньше установленного (например, для серии ABT/BCT VCOFF~2,5 В, для LVT VCOFF~1,8 В), выход этой цепи переходит в состояние логической единицы. При этом он отключает сигнал на выходе микросхемы, независимо от входного. Это свойство микросхем БиКМОП гарантирует, что поведение схемы предсказуемо даже при очень низком напряжении питания.
При горячем подключении модуля поведение системы будет предсказуемо, если соблюдаются по крайней мере два условия:
- на разъеме есть один или несколько контактов земли, выдвинутых вперед относительно других контактов;
- интерфейс состоит только из биполярных или БиКМОП микросхем с тристабильными выходами или с выходами с открытым коллектором.
Проблема конфликтов на шине стоит особенно остро, когда встречаются выходные сигналы разных уровней — низкого и высокого. На рис. 8 показан этот процесс. Ток, который возникает в результате конфликта, достигает 120 мА, и в этой борьбе выживает та микросхема, которая имеет на выходе низкий уровень. Микросхема с высоким уровнем на выходе работает в режиме короткого замыкания и сгорает.
Для того чтобы избежать такого конфликта, нужна дополнительная схема, которая во время включения питания держала бы выходы в состоянии высокого импеданса.
Основным элементом этой схемы может быть ИС TLC7705. Такие микросхемы используются для генерации сигнала RESET при включении прибора. В нашем случае выводы этой микросхемы подключаются ко входам разрешения шинных формирователей. Во время инициализации или включения модуля сигнал RESET переводит выходы микросхем в третье состояние. При создании таких схем удобно использовать микросхемы, которые имеют два входа ENABLE (например, SN74ABT541). Это решение показано на рис. 9.
Существуют шинные формирователи, которые уже содержат в себе все необходимые для защиты от шинных конфликтов компоненты — коммутаторы и резисторы. Эти микросхемы выпускаются в двух сериях: ETL (Enhanced Transceiver Logic, серия SN74ABTE) и BTL (Backplane Transceiver Logic, серия SN74FB).
Микросхемы серии ETL имеют дополнительный вывод для подключения напряжения зарядки выходной емкости микросхемы, обычно называемый VCCBIAS. Он питает схему, заряжающую конденсатор во время включения модуля.
На рис. 10 показана схема интерфейса с использованием микросхемы ETL. В момент включения модуля после подсоединения контактов VCC1 и GND на микросхеме U3 появляется напряжение VCCBIAS. Одновременно включаются микросхемы U2 и U1 и сигналом OE отключают выходы шинного формирователя от шины.
Броски напряжения в цепях питания системы при подключении модуля появляются точно так же, как броски в сигнальных цепях. При этом величина заряжаемой емкости колеблется от десятков до сотен микрофарад и зависит от емкости блокирующих конденсаторов на подключаемой плате. Один из путей к ограничению скачка напряжения — включение в цепь питания коммутатора, который медленно включается. На рис. 11 предложена схема, в которой роль коммутатора играет P-МОП транзистор. RC-цепочка обеспечивает медленное изменение сигнала на базе транзистора. Диод D быстро разряжает конденсатор после того, как модуль был выключен.
Предполагается, что транзистор имеет малое сопротивление во включенном состоянии. При работе рассеиваемая на транзисторе мощность невелика из-за небольшого падения напряжения. При необходимости можно параллельно включать несколько транзисторов.
В подключаемых модулях удобно использовать собственные источники питания.
На рис. 12 приведена схема источника питания, который получает из системы от десяти до сорока вольт и преобразует их импульсным способом в 5 В. Схема не дает броска напряжения при включении.
В следующем занятии мы продолжим рассмотрение интерфейсов и особенностей применения логических ИС новых семейств.
Литература
- Стешенко В. Б. Школа схемотехнического проектирования устройств обработки сигналов. // Компоненты и технологии, №
3,
4, 2000 г. - Стешенко В. Школа разработки аппаратуры цифровой обработки сигналов на ПЛИС // Chip News,1999, № 8–10, 2000, №1, 3–5.
- Стешенко В. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. М.: «Додека», 2000.
- Alicke F., Bartholdy F., Blozis S., Dehemelt F., Forstner P., Holland N., Huchzermier J. Comparing Bus Solutions, Application Report, Texas Instruments, SLLA067, March 2000.
- Стешенко В. ACCEL EDA: технология проектирования печатных плат. М.: «Нолидж», 2000, 512 с., ил.