Синтез цифровых устройств комбинационного типа в программной среде Proteus 8.1. Дешифраторы

Введение

В ходе разработки комбинационных схем приходится решать задачи анализа и синтеза.

Задача синтеза заключается в построении на основе логических элементов комбинационной схемы, реализующей заданную систему булевых функций, описывающих логику действия устройства.

Наиболее распространенными комбинационными устройствами являются дешифраторы, шифраторы, мультиплексоры и демультиплексоры, арифметические сумматоры и арифметико-логические устройства (АЛУ). Дешифраторы предназначаются для преобразования двоичного кода в унарный (код, в котором присутствует только одно активное значение). Дешифраторы бывают полные и неполные.

Для полного дешифратора характерны следующие свойства:

• количество входов n связано с количеством выходов k зависимостью k = 2ⁿ;
• одновременно активный уровень сигнала может быть только на одном выходе;
• комбинация входного кода непосредственно определяет номер выхода с активным значением сигнала.

Дешифратор, у которого количество выходов k < 2ⁿ, называется неполным. Поскольку вариантов неполных дешифраторов может быть бесконечное число, они серийно не выпускаются и проектируются в соответствии с требованиями поставленной задачи.

Рис. 1. Интерфейс программы Proteus 8.1

Для моделирования работы схем дешифраторов можно использовать специализированную программную среду Proteus (рис. 1), предназначенную для схемотехнического проектирования электронных средств и содержащую практически все основные элементы электронных цепей, а также большой набор виртуальных приборов для исследования работы и анализа схем.

Проектирование и исследование работы дешифраторов в среде Proteus

Традиционно для синтеза комбинационных схем используется канонический метод, который предусматривает последовательное выполнение следующих этапов:

• построение таблицы истинности комбинационной схемы;
• составление функций работы комбинационной схемы;
• минимизация полученных булевых функций;
• реализация минимизированных функций на логических элементах.

Построение дешифратора на три входа и восемь выходов

Таблица истинности трехвходового полного дешифратора состоит из трех столбцов, соответствующих входным сигналам x0, x1, x2, и восьми столбцов, соответствующих выходным сигналам y0, y1, y2, y3, y4, y5, y6, y7 (табл. 1).

В первых трех столбцах таблицы расположены возможные комбинации входных сигналов, а в последних восьми — соответствующие им комбинации выходных сигналов. Согласно таблице истинности составим логические функции для каждого выхода проектируемого дешифратора:

Теперь можно собрать схему, реализующую составленные выражения. Для чего в редакторе ISIS при помощи команды контекстного меню Place/Component/From Libraries или нажатием кнопки P на панели DEVICES необходимо открыть окно Pick Devices и выбрать из библиотеки компонентов Proteus элементы дешифрации, в качестве которых в нашем случае можно использовать три элемента НЕ и восемь элементов 3И, разместить их в рабочей области программы и соединить проводниками (рис. 2). Панель DEVICES (по умолчанию данная панель расположена в левой части программы и содержит список имеющихся в проекте компонентов) открывается нажатием кнопки Component Mode на левой панели инструментов редактора ISIS.

Рис. 2. Схема трехвходового полного дешифратора на элементах НЕ и 3И

Для моделирования цифровых устройств в Proteus доступны библиотеки компонентов TTL и CMOS. Чтобы добавить логические элементы НЕ и 3И в рабочее поле проекта, выберем в левой верхней части окна Pick Devices в поле Category библиотеку TTL 74S series, а в поле Results — пункты 74S04 (рис. 3а) и 74S11 (рис. 3б) соответственно.

Рис. 3а. Выбор логических элементов из библиотеки TTL 74S series НЕ

Рис. 3б. Выбор логических элементов из библиотеки TTL 74S series 3И

Для подачи тестовых цифровых сигналов (в нашем случае это сигналы х0, х1, х2 из таблицы 1) на схему в Proteus можно использовать виртуальный прибор программы — цифровой генератор шаблона, который генерирует выходные цифровые сигналы по заданному 8‑битовому шаблону и может использоваться для подачи данных сигналов в моделируемую схему.

Цифровой генератор шаблона имеет следующие возможности:

• внутренний и внешний режимы тактирования и синхронизации;
• подстройка для тактовой частоты и шкалы переключения;
• режим отображения шестнадцатеричной и десятичной сетки;
• загрузка и сохранение шаблона.

Прибор имеет следующие выводы:

• B[0..7] (выход) — шина данных;
• Q0–Q7 (выходы) — выводы данных;
• CLKIN (вход) — вывод используется для подключения внешнего тактового генератора;
• HOLD (вход) — положительный сигнал на данном входе приводит к остановке (паузе) генератора шаблона;
• TRIG (вход) — вывод используется для подачи внешнего сигнала синхронизации;
• OE (вход) — отрицательный сигнал на данном входе запрещает вывод шаблона на выходные выводы генератора шаблона;
• CLKOUT (выход) — отображение импульсов внутреннего генератора при внутреннем тактировании;
• CASCADE (выход) — вывод переходит в высокое состояние, когда первый бит шаблона поступает на выходы, и остается в низком состоянии все остальное время.

Для того чтобы добавить цифровой генератор шаблона в рабочее поле программы, следует нажать на строку с его названием (PATTERN GENERATOR) на панели INSTRUMENTS и разместить его с помощью мыши в нужном месте на схеме.

Шаблон можно создать вручную на дисплее лицевой панели генератора либо загрузить из файла. Дисплей лицевой панели представляет собой таблицу, которая содержит восемь строк, соответствующих 8 бит выходного сигнала, подающимся на выходы Q0–Q7 и/или на шину B[0..7] генератора шаблона. Создать шаблон на дисплее можно щелчком левой кнопкой мыши по пустым ячейкам таблицы, в результате ячейки заполнятся цветом. Закрашенная ячейка соответствует уровню логической единицы, пустая — уровню логического нуля. Комбинация закрашенных ячеек создает рисунок/надпись, сохраняемую как шаблон для последующего использования. Выделение ячейки снимают повторным щелчком левой кнопкой мыши.

Рис. 4. Создание последовательности тестовых сигналов х2, х1, х0 в области дисплея лицевой панели и обзор команд контекстного меню цифрового генератора шаблона

Сохранить созданный шаблон или загрузить уже имеющийся (рис. 4) можно командами контекстного меню:

• Load Pattern (загрузить шаблон);
• Save Pattern (сохранить шаблон);
• Save Pattern As (сохранить шаблон как).

Лицевая панель прибора открывается вследствие запуска моделирования схемы. При этом при создании шаблона на дисплее удобно приостановить симуляцию кнопкой Pause the simulation, or start up at time 0 if stopped.

На рис. 5 наглядно показана работа цифрового генератора шаблона.

Рис. 5. Соответствие комбинации сигналов на выходе цифрового генератора шаблона и комбинации пустых и закрашенных ячеек последнего столбца таблицы лицевой панели прибора

Как видно из рисунка, комбинация сигналов на выходе прибора соответствует комбинации пустых и закрашенных ячеек последнего столбца таблицы лицевой панели прибора.

Подадим на входы разработанного дешифратора кодовые комбинации сигналов х2, х1, х0 из таблицы 1. Для чего добавим цифровой генератор шаблона в рабочую область проекта и подключим его выводы Q0–Q2 к выводам х0–х2 дешифратора соответственно.

Схема подсоединения дешифратора трехразрядного двоичного кода к генератору шаблона представлена на рис. 6.

Рис. 6. Подключение цифрового генератора шаблона к схеме дешифратора трехразрядного двоичного кода

В буфер вывода генератора в три младших разряда занесен код, увеличивающийся с каждым тактом синхронизации на единицу и формируемый однократно. Данная последовательность соответствует комбинации значений нулей и единиц сигналов х0, х1, х2 таблицы истинности трехвходового полного дешифратора. Запуск генератора выполняется внешним сигналом синхронизации.

Для его подачи на вход TRIG генератора шаблона применим генератор цифровых импульсов, окно настройки параметров которого представлено на рис. 7. Для того чтобы добавить генератор в рабочую область проекта, необходимо левой кнопкой мыши выбрать строку с его названием (DPULSE) на панели GENERATORS и разместить его с помощью мыши на схеме. Для того чтобы открыть панель GENERATORS, нужно на левой панели инструментов редактора ISIS нажать на пиктограмму Generator Mode.

Рис. 7. Окно настройки параметров генератора DPULSE

Тестовые сигналы задаются посредством щелчков левой кнопкой мыши по пустым ячейкам таблицы лицевой панели цифрового генератора или считываются из файла шаблона. Для этого на диске компьютера создадим текстовый файл, куда занесем кодовые комбинации сигналов х2, х1, х0. Порядок передачи сигналов х2, х1, х0, а также соответствие линий генератора шаблона и дешифратора трехразрядного двоичного кода представлены в таблице 2.

Запись кодовых комбинаций сигналов х2, х1, х0 в файле шаблона (рис. 8).

Рис. 8. Запись кодовых комбинаций сигналов х2, х1, х0 в файле шаблона

Следует отметить, что строка в файле шаблона, начинающаяся с символа «;», расценивается как комментарий и игнорируется анализатором программы. Cохраним подготовленный файл с расширением *.ptn.

Задать использование шаблона из файла можно в окне настройки параметров цифрового генератора шаблона Edit Component (рис. 9) в поле Pattern Generator Script нажатием на значок открытой папки и выбором необходимого файла на диске компьютера (в нашем случае — shablon.ptn).

Рис. 9. Окно настройки параметров цифрового генератора шаблона

Открыть окно Edit Component можно следующим образом: выделите левой кнопкой мыши пиктограмму генератора шаблона в области схемы, а правой кнопкой вызовите контекстное меню и выберите в нем пункт Edit Properties. Также в данном окне можно задать следующие параметры цифрового генератора шаблона:

• Part Reference — позиционное обозначение прибора;
• Clock Rate — частота внутреннего тактирования;
• Reset Rate — частота внутренней синхронизации;
• Clock Mode — режим тактирования генератора: Internal (внутренний), External Pos Edge (внешний по фронту), External Neg Edge (внешний по срезу);
• Reset Mode — источник и сигнал синхронизации: Internal (внутренний источник синхронизации), Async External Pos Edge (внешний асинхронный положительный фронт), Sync External Pos Edge (внешний синхронный положительный фронт), Async External Neg Edge (внешний асинхронный отрицательный фронт), Sync External Neg Edge (внешний синхронный отрицательный фронт);
• Clockout Enabled in Internal Mode — отображение импульсов внутреннего генератора при внутреннем тактировании: Yes (да), No (нет);
• Output Configuration — вывод данных: Output to Pins Only (вывод данных только на выводы Q0–Q7), Output to Bus Only (вывод данных только на шину B[0..7]), Output to Both Pins and Bus (вывод данных на выводы и на шину).

Лицевая панель генератора шаблона используется для ввода установок данного прибора. Рассмотрим эту панель. В ее левой части расположено два окна:

• CLOCK — в нем задается режим тактирования генератора: внешний или внутренний. Выбор производится при помощи многократного нажатия кнопки до тех пор, пока включенный индикатор не будет соответствовать нужному режиму тактирования. Индикаторы не имеют названий, но их функции интуитивно понятны, так как рядом с каждым индикатором визуально отображен значок-подсказка. В том случае, если в окне CLOCK выбран режим внутреннего тактирования, можно подстроить частоту при помощи ручки-переключателя Clock;
• TRIGGER — здесь производится выбор источника синхронизации (внешнего или внутреннего) и сигнала синхронизации (фронт или срез). Если выбрана внешняя синхронизация, необходимо указать, будет ли она синхронной или асинхронной с тактовым генератором. Выбор всех параметров выполняется многократным нажатием кнопок до тех пор, пока включенный индикатор не будет соответствовать нужному значению. В том случае, если в окне TRIGGER выбран режим внутренней синхронизации, можно подстроить частоту при помощи ручки-переключателя Trigger.

Подробно работа с цифровым генератором шаблона была рассмотрена в [2].

Для проверки работы спроектированного дешифратора трехразрядного двоичного кода можно воспользоваться цветными пробниками логических уровней 0 и 1, которые в программе Proteus представлены компонентами LOGICPROBE и LOGICPROBE (BIG) из раздела Logic Probes библиотеки Debugging Tools. В нашем примере для контроля выходных сигналов y0–y7 дешифратора добавим в рабочее поле проекта восемь компонентов LOGICPROBE (BIG) и подключим их входы к выходам дешифратора, а для контроля входных сигналов х0–х2 добавим три пробника LOGICPROBE (BIG) и подключим их входы к входам дешифратора так, как показано на рис. 6. В результате при появлении на входе/выходе дешифратора значения логической единицы пробник будет подсвечен красным цветом, при появлении же значения логического нуля пробник будет подсвечен синим цветом. Также на пробниках визуально отображаются значения 0 и 1.

После того как в рабочей области проекта собрана схема (рис. 6), можно запускать моделирование. Процесс моделирования активируется кнопкой Run the simulation, расположенной в левом нижнем углу окна программы. Для того чтобы временно приостановить процесс симуляции, используйте кнопку Pause the simulation, or start up at time 0 if stopped (кнопка находится в левом нижнем углу окна программы). Остановить моделирование можно кнопкой Stop the simulation.

Результат моделирования работы дешифратора представлен на рис. 10. Сопоставив полученные данные с таблицей истинности дешифратора, можно сделать вывод, что спроектированное устройство работает правильно. Как видно на рис. 10, коду 010 на входах дешифратора соответствует 1 на выходе y2 дешифратора (рис. 10а), коду 111 на входах дешифратора — 1 на его выходе y7 (рис. 10б).

Рис. 10а. Проверка работы спроектированного дешифратора трехразрядного двоичного кода с помощью цветных пробников логических уровней 0 и 1:
а) коду 010 на входах дешифратора соответствует 1 на его выходе y2;

Рис. 10б. Проверка работы спроектированного дешифратора трехразрядного двоичного кода с помощью цветных пробников логических уровней 0 и 1: б) коду 111 на входах дешифратора соответствует 1 на выходе y7

Для проверки работы спроектированного дешифратора трехразрядного двоичного кода можно воспользоваться и таким виртуальным инструментом программы Proteus, как логический анализатор. Чтобы добавить прибор в рабочую область проекта, надо левой кнопкой мыши выбрать строку с его названием (LOGIC ANALYSER) на панели INSTRUMENTS и поместить его с помощью мыши в нужное место на схеме. Для того чтобы открыть панель INSTRUMENTS, необходимо на левой панели инструментов редактора ISIS нажать на пиктограмму Instrument Mode.

Логический анализатор — устройство, предназначенное для отслеживания состояния логических элементов цифровых электронных устройств при разработке больших систем, а также для выявления неисправностей. Для съема сигналов с исследуемой схемы логический анализатор имеет 16 выводов и четыре шины разрядностью 8 бит каждая.

Лицевая панель прибора открывается вследствие запуска симуляции схемы. Рассмотрим ее более подробно. Шестнадцать переключателей в левой части панели соответствуют шестнадцати каналам съема сигналов A0–A15. В следующей колонке отображены имена входов логического анализатора. После запуска симуляции схемы прибор снимает входные значения со своих выводов и отображает полученные данные в виде прямоугольных импульсов на часовой диаграмме во временной области лицевой панели. В нижней части временной области отображаются сигналы, полученные с входов В0[0..7]–B3[0..7]. Кроме того, прибор оснащен курсорами, предназначенными для проведения измерений во временной области, которые при необходимости можно перемещать левой кнопкой мыши.

В правой части лицевой панели рассматриваемого прибора расположена панель управления, на которой находятся два окна:

• Trigger (синхронизация);
• Horizontal (развертка).

Управление курсорами производится в окне Trigger. Для чего предназначена кнопка Cursors, при помощи которой можно активизировать или отключить курсоры.

Логический анализатор оперирует последовательно записанными в буфер захвата входными цифровыми данными. Процесс захвата данных запускается кнопкой Capture окна Trigger. Спустя некоторое время после переключения этот процесс останавливается, а кнопка меняет свой цвет при записи и после ее завершения. Результат — содержимое буфера захвата отображается на дисплее.

В окне Horizontal предусмотрено две ручки: Display Scale и Capture Resolution. При помощи первой выполняется масштабирование отображения диаграммы, при помощи второй — подстройка разрешения.

Результаты работы логического анализатора отображаются на экране графического дисплея в виде диаграмм, которые представляют сигналы, полученные с его входов. Подробно работа с логическим анализатором рассмотрена в [3].

Рис. 11. Подключение логического анализатора к схеме дешифратора трехразрядного двоичного кода

Добавим логический анализатор в рабочее поле проекта и подключим его выводы А0–А2 к входам схемы дешифратора х0–х2, а выводы А8–А15 к выходам схемы дешифратора y0–y7 (рис. 11) и запустим симуляцию схемы, результат выполнения которой представлен на рис. 12.

Рис. 12. Проверка работы спроектированного дешифратора трехразрядного двоичного кода с помощью логического анализатора

Отображение диаграмм на панели VSM Logic Analyser отрегулируем с помощью ручек управления Display Scale и Capture Resolution окна Horizontal. Установим маленькую ручку Display Scale в позицию 1х, большую ручку Display Scale в позицию 1000х. Установим маленькую и большую ручки Capture Resolution в позицию 200.

Результаты тестирования (часовые диаграммы во временной области лицевой панели логического анализатора) представлены на рис. 13. Три верхние диаграммы А0–А2 соответствуют сигналам х0–х2 дешифратора, диаграммы А8–А15 соответствуют сигналам y0–y7 на выходах дешифратора. Сопоставив полученные диаграммы с таблицей истинности дешифратора, можно сделать вывод, что спроектированное устройство работает правильно.

Рис. 13. Часовые диаграммы формирования цифровых сигналов по заданному
в *.ptn-файле 8-битовому шаблону и сигналов, полученных с линий y0–y7 дешифратора

Проанализируем работу демонстрационной схемы, представленной на рис. 12. При помощи записанного в файле shablon.ptn скрипта были даны указания цифровому генератору шаблона через линии Q0–Q2 отправить на входы дешифратора кодовые комбинации сигналов х0–х2.

В каждой строке скрипта в три младших разряда занесен код, увеличивающийся с каждым тактом синхронизации на единицу и формируемый однократно. Данная последовательность соответствует комбинации значений нулей и единиц сигналов х0, х1, х2 таблицы истинности трехвходового полного дешифратора. Запуск генератора шаблона выполняется внешним сигналом синхронизации, который формируется с помощью генератора цифровых импульсов (на схеме компонент TRIGGER PULSE). Выводы Q3–Q7 генератора шаблона не задействованы.

После запуска симуляции схемы цифровой код, записанный в файле шаблона, отображается на дисплее лицевой панели генератора шаблона в виде белых (логический ноль) и черных клеток (логическая единица). С каждым тактовым импульсом внешнего источника синхронизации происходит продвижение по шаблону, при этом кодовая комбинация нулей и единиц (пустых и закрашенных ячеек) последнего столбца таблицы лицевой панели прибора поступает на выходы Q0–Q2 цифрового генератора шаблона, откуда передается на линии х0–х2 дешифратора.

В зависимости от поданного на вход дешифратора адреса х2, х1, х0 только на одном из его выходов, соответствующем этому адресу, появится логическая единица, на других выходах отобразится значение логического нуля. У такого дешифратора активным значением выхода (логическим уровнем срабатывания дешифратора) является значение логической единицы. Однако очень часто активным значением выхода дешифратора принимается значение логического нуля, когда только на одном из выходов присутствует логический ноль, а на остальных выходах — логическая единица.

К выводам дешифратора подключен логический анализатор, на лицевой панели которого отображаются часовые диаграммы формирования цифровых сигналов по заданному в *.ptn файле 8‑битовому шаблону и сигналов, полученных с линий y0–y7 дешифратора.

Проектирование дешифраторов на регулярных структурах

Под регулярными структурами принято понимать секции элементов (дешифраторов), которые выпускаются серийно. Для построения многоразрядных дешифраторов на основе секций меньшей разрядности можно применить несколько подходов. Чаще всего используют регулярные структуры с входами разрешения, подача неактивного логического уровня на которые приводит к переходу всех выходов дешифратора в неактивное состояние. При подаче активного уровня секция дешифратора работает обычно. Рассмотрим пример построения многовходового дешифратора на основе двухвходовых секций с входом разрешения с низким активным уровнем (рис. 14).

Рис. 14. Построение трехвходового дешифратора на основе двухвходовых секций в среде Proteus

В качестве элементов дешифрации многовходового дешифратора выбраны две секции микросхемы 74LS139 (отечественный аналог К555ИД14) из раздела Decoders библиотеки компонентов TTL 74LS series программы Proteus (рис. 15). Микросхема 74LS139 — двоичный дешифратор, состоящий из двух секций. Каждая секция имеет два информационных входа, вход разрешения и четыре выходных вывода.

Рис. 15. Выбор секции микросхемы 74LS139 из раздела Decoders библиотеки компонентов TTL 74LS series

На схеме (рис. 14) показан трехвходовый дешифратор, у которого при х2 = 0 работает первая секция (активен один из выходов y3, y2, y1, y0), а выходы второй секции (y7, y6, y5, y4) неактивны. При х2 = 1, наоборот, работает вторая секция. В качестве инвертора в схеме использован элемент НЕ микросхемы 74LS04 (микросхема находится в разделе Gates & Inverters библиотеки компонентов TTL 74LS series).

Управление подачей входных сигналов на схему можно произвести при помощи кнопочных переключателей SWITCH, выбрав их из раздела Switches библиотеки компонентов Switches & Relays. В качестве источника логических уровней применен компонент LOGICTOGGLE, который находится в разделе Logic Stimuli библиотеки компонентов Debugging Tools (рис. 16). После запуска симуляции компонент LOGICTOGGLE подает в схему логический уровень, чье значение отображено на его пиктограмме. Переключение логического уровня выполняется щелчком левой кнопки мыши по значку стрелки, расположенному над пиктограммой компонента на схеме.

Рис. 16. Выбор источника логических уровней LOGICTOGGLE из раздела Logic Stimuli библиотеки компонентов Debugging Tools программы Proteus

Контроль выходных сигналов дешифратора можно выполнить при помощи цветных пробников логических уровней 0 и 1 (компонент LOGICPROBE (BIG) из раздела Logic Probes библиотеки Debugging Tools). Добавим в рабочее поле программы восемь таких компонентов и подключим их выводы к выходам схемы дешифрации.

Запустим моделирование и определим правильность работы собранной схемы подачей тестовых значений на входы дешифрации (рис. 17). В зависимости от поданного на вход дешифратора адреса х2, х1, х0 только на одном из его выходов, соответствующем этому адресу, должно появиться значение логического нуля, на других выходах — значение логической единицы. На основании полученных в процессе моделирования данных составим таблицу переходов дешифратора (табл. 3), проанализировав ее, можно прийти к выводу, что разработанное устройство действует верно.

Рис. 17а. Тестирование работы трехвходового дешифратора,
построенного на основе двухвходовых секций: а) схема дешифратора до запуска симуляции;

Рис. 17б. Тестирование работы трехвходового дешифратора,
построенного на основе двухвходовых секций: б) моделирование работы дешифратора — коду 110 на входах дешифратора х0, х1, х2 соответствует 0 на его выходе y3;

Рис. 17с. Тестирование работы трехвходового дешифратора,
построенного на основе двухвходовых секций: в) моделирование работы дешифратора — коду 001 на входах дешифратора х0, х1, х2 соответствует 0 на выходе y4

Для построения на базе указанных секций четырехвходового дешифратора в первом ярусе схемы включается секция с постоянным уровнем логического нуля на входе разрешения х0, на которую подаются сигналы х1, х2. Во втором ярусе четыре секции, на входы разрешения которых будут поступать выходные сигналы дешифратора первого яруса, а на адресные входы сигналы х3, х4 (рис. 18). Для подачи сигналов х1–х4 на входы проектируемого дешифратора удобно использовать цифровой генератор шаблона, для подачи сигнала х0 можно воспользоваться компонентом LOGICTOGGLE. Добавим эти компоненты в рабочее поле программы и подключим к схеме, как показано на рис. 18.

Рис. 18. Схема четырехвходового дешифратора, построенного на основе двухвходовых секций

Для исследования работы схемы четырех-входового дешифратора можно использовать объект график, чье назначение — управлять частичной симуляцией и отображать ее результаты. Чтобы добавить объект график в рабочую область проекта, необходимо на панели GRAPHS (рис. 19а) выбрать его тип (в нашем случае это DIGITAL, так как исследуемые сигналы могут принимать значение логического нуля или логической единицы) и разместить его с помощью мыши в необходимом месте рабочего поля. Для этого поместите указатель мыши в окне редактора в точке, где должен находиться верхний левый угол графика. Нажмите левую кнопку мыши и растяните прямоугольник до того размера, который требуется для отображения результатов моделирования, а затем отпустите кнопку. Для того чтобы открыть панель GRAPHS, нужно на левой панели инструментов редактора ISIS нажать на пиктограмму Graph Mode.

Рис. 19. Панель: а) GRAPHS; б) PROBES

Контроль входных/выходных сигналов дешифратора выполняют при помощи пробников напряжения VOLTAGE, размещенных с помощью мыши до запуска процесса симуляции в тех точках схемы, за которыми мы хотим наблюдать. Выбрать нужный пробник можно на панели PROBES (рис. 19б), она открывается нажатием на пиктограмму Probe Mode на левой панели инструментов редактора ISIS.

Для отображения данных, снятых пробниками со схемы, надо добавить пробники на график, выделить его левой кнопкой мыши и выполнить моделирование командой контекстного меню Simulate Graph. Следует отметить, что измерительные пробники не имеют собственной лицевой панели, как другие виртуальные приборы. А выполнение настроек их параметров осуществляется в окне свойств до запуска симуляции схемы.

Для подключения измерительного пробника к схеме необходимо выбрать его название на панели PROBES, подвести курсор к месту размещения пробника и щелкнуть левой кнопкой мыши по проводнику. В каждой схеме может использоваться много пробников, в том числе и копии одного и того же прибора. Каждая копия настраивается и соединяется отдельно. Неподключенные пробники имеют по умолчанию название «?». Когда пробник присоединен к цепи, ему автоматически присваивается ее имя, а если цепь не имеет имени, то в качестве названия пробник получает позиционное обозначение компонента или имя пина, после которого он подключен. Также разработчик может самостоятельно присвоить пробнику имя.

Для того чтобы настроить параметры пробника, выделите его в рабочем поле при помощи левой кнопки мыши, а правой кнопкой вызовите контекстное меню и выберите в нем пункт Edit Properties. В результате для пробника напряжения будет открыто окно Edit Voltage Probe (рис. 20), где задаются имя пробника (поле Probe Name) и название файла (поле Filename), в который будут записываться данные, а также значение сопротивления нагрузки (поле Load (Ohms)).

Рис. 20. Окно Edit Voltage Probe

Для отображения на графике данных, зафиксированных пробниками, необходимо добавить на него эти объекты. Причем график должен быть размещен в рабочем поле проекта. Каждый график может содержать несколько диаграмм. Каждая диаграмма отображает данные, ассоциированные с одним пробником. Таким образом, для исследования функционирования четырехвходового дешифратора в рабочее поле проекта следует добавить четыре пробника напряжения для контроля входных сигналов х1–х4 и 16 пробников напряжения для контроля выходных сигналов y0–y15.

Рис. 21. Добавление пробников напряжения на график при помощи команды контекстного меню Add Traces

По умолчанию названия диаграмм на графике соответствуют названиям объектов, чьи данные они отображают. При необходимости названия диаграмм можно изменить. Для добавления пробника на график нужно левой кнопкой мыши выделить его пиктограмму на схеме и перетащить ее в окно графика. В результате на графике отобразится название добавленного пробника. Также для добавления пробников на график можно воспользоваться командой Add Traces. Для вызова этой команды левой кнопкой мыши выделяют график, на который предполагается добавить объекты, а правой кнопкой мыши вызывают контекстное меню и выбирают в нем пункт Add Traces (рис. 21).

Рис. 22. Диалоговое окно Add Transient Trace

В результате открывается диалоговое окно Add Transient Trace (рис. 22), которое содержит следующие поля ввода:

• Name — имя новой диаграммы;
• Probe P1–Probe P4 — выбор пробников для отображения данных;
• Expression — в качестве переменной для отображения данных может быть использовано выражение;
• Trace Type — тип кривой: Analog (аналоговая), Digital (цифровая), Phasor (фазовый вектор), Noise (шум);
• Axis — ось Y: Left (левая), Right (правая), Reference (опорная).
• После того как все параметры в окне Add Transient Trace настроены, нажмите кнопку ОК, и выбранные пробники будут добавлены в окно графика. Подробно работа с пробниками напряжения и объектом график рассмотрена в [4].

Для подачи тестовых цифровых сигналов (в нашем случае это сигналы х1–х4) на схему снова воспользуемся генератором шаблона, для чего на диске компьютера создадим файл шаблона shablon2.ptn, куда занесем кодовые комбинации тестовых сигналов х1–х4 дешифратора.

Запись кодовых комбинаций сигналов х1–х4 в файле шаблона shablon2.ptn:

; запись первой серии сигналов

%00000000,

; запись второй серии сигналов

%00001000,

; запись третьей серии сигналов

%00000100,

; запись четвертой серии сигналов

%00001100,

; запись пятой серии сигналов

%00000010,

; запись шестой серии сигналов

%00001010,

; запись седьмой серии сигналов

%00000110,

; запись восьмой серии сигналов

%00001110,

; запись девятой серии сигналов

%00000001,

; запись десятой серии сигналов

%00001001,

; запись одиннадцатой серии сигналов

%00000101,

; запись двенадцатой серии сигналов

%00001101,

; запись тринадцатой серии сигналов

%00000011,

; запись четырнадцатой серии сигналов

%00001011,

; запись пятнадцатой серии сигналов

%00000111,

; запись шестнадцатой серии сигналов

%00001111,

В нашем примере в окне настроек генератора шаблона были установлены значения параметров Clock Rate — 5.000Hz и Pattern Generator Script — shablon2.ptn, остальные опции оставлены по умолчанию. Порядок передачи сигналов х1–х4, а также соответствие линий генератора шаблона и четырехвходового дешифратора представлены в таблице 4.

Для подачи в схему значения логического нуля на вход разрешения х0 четырехвходового дешифратора воспользуемся компонентом LOGICTOGGLE. Пробники напряжения добавим на схему и подключим их к линиям сигналов y0–y15 и х1–х4.

После того как все компоненты добавлены в рабочую область программы, подсоединим их к схеме четырехвходового дешифратора и запустим симуляцию при помощи кнопки Run the simulation, которая находится в левом нижнем углу окна программы (рис. 23).

Рис. 23. Тестирование работы четырехвходового дешифратора, построенного на основе двухвходовых секций

Отобразить результаты работы четырехвходового дешифратора в графическом виде (рис. 24) можно командой контекстного меню Simulate Graph, предварительно выделив левой кнопкой мыши график.

Рис. 24. Диаграммы в окне графика DIGITAL ANALYSIS, отображающие сигналы х1–х4 и y0–y15

Окно настройки параметров графика показано на рис. 25.

Рис. 25. Окно настройки параметров графика DIGITAL ANALYSIS

Полученные данные занесем в таблицу истинности (табл. 5).

Как видно из таблицы, в зависимости от поданного на вход дешифратора адреса х4, х3, х2, х1 только на одном из его выходов, соответствующем этому адресу, будет значение логического нуля, на других выходах — значение логической единицы.

Наращивание разрядности дешифратора с использованием серийных микросхем

Малоразрядность стандартных дешифраторов ставит вопрос о наращивании их разрядности. Из малоразрядных серийно выпускаемых дешифраторов можно построить схему, эквивалентную дешифратору большей разрядности. Для этого используют входы разрешения серийных микросхем. На них через дополнительный дешифратор, построенный на логических элементах, подают старшие разряды входного кода. Младшие разряды подают одновременно на информационные входы всех микросхем.

Рис. 26. Построение четырехвходового дешифратора на 16 выходов на базе микросхем 74LS138

Например, построение четырехвходового дешифратора на 16 выходов можно выполнить на базе двух одинаковых микросхем (рис. 26) — каждая из них имеет три адресных входа и восемь выходов, в качестве которых в Proteus можно применить две микросхемы 74LS138 (отечественный аналог К555ИД7) из раздела Decoders библиотеки компонентов TTL 74LS series (рис. 27).

Рис. 27. Выбор микросхемы 74LS138 из раздела Decoders библиотеки компонентов TTL 74LS series

Микросхема 74LS138 — двоичный дешифратор, имеющий три информационных входа, три входа разрешения и восемь выходных выводов. На основании входного трехразрядного двоичного кода микросхема устанавливает логический ноль на одном из восьми выходов. При этом переменная х0 управляет работой секций четырехвходового дешифратора. При х0 = 0 работает первая секция (активный один из выходов y0–y7), а выходы второй секции (y8–y15) неактивные. При х0 = 1 действует вторая секция. На входы разрешения Е2, Е3 компонентов U2 и U3 подается логический ноль.

Для тестирования разработанной схемы воспользуемся такими виртуальными инструментами, как цифровой генератор шаблона, четырехканальный осциллограф и логический анализатор. Генератор шаблона применим для подачи тестовых цифровых сигналов (в нашем случае это сигналы х0, х1, х2,х3) на схему. Добавим прибор в рабочее поле программы, подключим его выводы к схеме дешифратора. Создадим на диске компьютера файл шаблонаshablon3.ptn, в который занесем все возможные комбинации входных сигналов х0–х3 дешифратора.

Запись кодовых комбинаций сигналов х0–х3 в файле шаблона shablon3.ptn:

; запись первой серии сигналов

%00000000,

; запись второй серии сигналов

%00000001,

; запись третьей серии сигналов

%00000010,

; запись четвертой серии сигналов

%00000011,

; запись пятой серии сигналов

%00000100,

; запись шестой серии сигналов

%00000101,

; запись седьмой серии сигналов

%00000110,

; запись восьмой серии сигналов

%00000111,

; запись девятой серии сигналов

%00001000,

; запись десятой серии сигналов

%00001001,

; запись одиннадцатой серии сигналов

%00001010,

; запись двенадцатой серии сигналов

%00001011,

; запись тринадцатой серии сигналов

%00001100,

; запись четырнадцатой серии сигналов

%00001101,

; запись пятнадцатой серии сигналов

%00001110,

; запись шестнадцатой серии сигналов

%00001111,

Порядок передачи сигналов х0–х3, а также соответствие линий генератора шаблона и четырехвходового дешифратора на 16 выходов представлены в таблице 6.

Для подачи в схему значения логического нуля на входы разрешения Е2, Е3 секций U2 и U3 проектируемого дешифратора воспользуемся компонентом LOGICTOGGLE. В качестве инвертора в схеме использован элемент НЕ микросхемы 74LS04 (микросхема находится в разделе Gates & Inverters библиотеки компонентов TTL 74LS series). Запуск генератора шаблона выполняется внешним сигналом синхронизации, который формируется с помощью генератора цифровых импульсов (на схеме компонент TRIGGER PULSE).

Откроем окно настроек параметров генератора шаблона и установим следующие значения параметров:

• Clock Rate — 2000 Гц;
• Pattern Generator Script — shablon3.ptn.
• Все остальные опции оставим по умолчанию.

Для графического отображения сигналов х0–х3 воспользуемся четырехканальным осциллографом. Для чего выберем строку OSCILLOSCOPE на панели INSTRUMENTS и разместим прибор при помощи мыши в рабочем поле программы. Для того чтобы открыть панель INSTRUMENTS, необходимо на левой панели инструментов редактора ISIS нажать на пиктограмму Instrument Mode.

Виртуальный осциллограф предоставляет возможность наблюдать за формой сигнала во времени. В Proteus осциллограф имеет четыре сигнальных входа (канал А, В, C и D) и может отображать осциллограммы четырех сигналов одновременно. Осциллограф заземлен по умолчанию, поэтому вывод заземления отсутствует. Также отсутствует и вывод внешней синхронизации. Лицевая панель прибора открывается при запуске симуляции схемы. Пиктограмма используется для подключения прибора к схеме, в свою очередь лицевая панель предназначена для настройки прибора и наблюдения формы исследуемого сигнала. В левой части лицевой панели четырехканального осциллографа расположен графический дисплей, предусмотренный для графического отображения формы сигнала, а именно для отображения напряжения по вертикальной оси и, соответственно, времени по горизонтальной оси.

Панель управления осциллографа находится в правой части его лицевой панели и предназначена для настройки отображения измеряемого сигнала. На панели управления размещено шесть окон настроек:

• Trigger (синхронизация);
• Channel A (канал А);
• Channel C (канал С);
• Channel B (канал В);
• Channel D (канал D);
• Horizontal (развертка).

В нижней части окна Channel A расположена ручка, при помощи которой задается величина деления по оси Y (количество вольт на деление). Начальная точка вывода сигнала на оси Y указывается в поле Position. Поле может принимать как положительное, так и отрицательное значение. Выбор положительного значения сдвигает начальную точку вверх по оси Y, соответственно, выбор отрицательного значения сдвигает начальную точку вниз. Выбор режима работы осуществляется установкой ползунка в одну из четырех позиций: АС, DC, GND, OFF. В режиме АС отображается только переменная составляющая сигнала. В режиме DC отображается сумма переменной и постоянной составляющих сигнала. В случае выбора позиции GND входной канал замыкается на «землю», а на экране графического дисплея появляется прямая линия в точке исходной установки оси Y. Установка ползунка в позицию OFF выключает отображение сигнала на дисплее. Также в окне Channel A расположено две кнопки:

• Invert — задает инверсный режим работы осциллографа, в котором сигнал инвертируется относительно положения нуля;
• A+B — задает режим, в котором на экране графического дисплея отображается суммарный сигнал каналов А и В.

Интерфейс окон Channel C, Channel B, Channel D аналогичен уже рассмотренному окну Channel A за исключением того, что в окне Channel C вместо кнопки A+B присутствует кнопка С+D, задающая режим, в котором на экране графического дисплея отображается суммарный сигнал каналов С и D. В окнах Channel B и Channel D такая кнопка отсутствует.

В нижней части окна Horizontal имеется ручка, при помощи которой можно указать величину деления по оси Х. Начальная точка вывода сигнала на оси Х отмечается в поле Position. Поле может принимать как положительное, так и отрицательное значение. Отображение сигнала на экране графического дисплея производится слева направо. Выбор положительного значения в данном поле сдвигает начальную точку вывода сигнала вправо, соответственно, выбор отрицательного значения сдвигает начальную точку влево. Выбор режима развертки осуществляется в поле Source установкой ползунка в одну из следующих позиций: ˄, А, В, С, D. В случае выбора режима ˄ (сигнал по оси Y/время) на экране графического дисплея по оси Y будут отображаться сигналы каналов А, В, C, D, а ось Х будет осью времени. Режимы А, В, C, D — режимы наблюдения фигур Лиссажу.

В верхней левой части панели управления осциллографа размещено окно Trigger (Синхронизация). Выбор канала для запуска синхронизации выполняется в поле Source установкой ползунка в одну из следующих позиций: А, В, С, D. Осуществить выбор запуска сигнала синхронизации — по фронту или по срезу — можно в соответствующем поле посредством установки ползунка в одну из позиций.

В правой части окна Trigger находятся кнопки выбора режима синхронизации:

• One-Shot (однократный) — режим ожидания сигнала синхронизации. Используйте этот режим для регистрации однократного сигнала;
• Auto (автоматический) — запуск осциллограммы происходит автоматически при подключении осциллографа к схеме и включении эмуляции схемы.

Результаты работы четырехканального осциллографа отображаются на экране графического дисплея, расположенном в левой части лицевой панели данного прибора, в виде четырех кривых, которые представляют четыре входных сигнала, полученных с входов А, В, C, D. Подробно работа с виртуальным осциллографом рассмотрена в [3].

Подключим выводы A, B, C, D осциллографа к входам дешифратора х0–х3 так, как показано на рис. 26. Отображение диаграмм на лицевой панели Digital Oscilloscope отрегулируем с помощью ручек управления. Установим в окнах Channel A, Channel C, Channel B, Channel D маленькую ручку в позицию «2», большую ручку в позицию «5». Установим маленькую и большую ручки в окне Horizontal в позицию «200». Определим режим работы осциллографа — DC.

Для проверки работы спроектированного устройства воспользуемся логическим анализатором, для чего подключим выходы y0–y15 схемы дешифратора к входам А0–А15 компонента U6 соответственно (рис. 26).

После подключения к схеме дешифратора всех приборов можно запустить процесс симуляции, в результате чего будут открыты лицевые панели (рис. 28): цифрового генератора шаблона (панель VSM Pattern Generator) — на ней в виде пустых и закрашенных ячеек таблицы отображаются кодовые комбинации тестовых сигналов х0–х3, считанных из файла шаблона; осциллографа (панель Digital Oscilloscope) — на ней сигналы х0–х3 отображаются в графическом виде; логического анализатора (панель VSM Logic Analyser) — на ней в графическом виде отображаются выходные сигналы y0–y15 проектируемого дешифратора.

Рис. 28. Тестирование схемы четырехвходового дешифратора на 16 выходов, разработанного на базе микросхем 74LS138

Отображение диаграмм в окне VSM Logic Analyser отрегулируем с помощью ручек управления Display Scale и Capture Resolution окна Horizontal. Установим маленькую ручку Display Scale в позицию «1х», большую ручку Display Scale в позицию «1000х». Установим маленькую и большую ручки Capture Resolution в позицию «200».

Результаты тестирования — часовые диаграммы сигналов y0–y15 разработанного дешифратора во временной области лицевой панели логического анализатора — представлены на рис. 29.

Рис. 29. Часовые диаграммы сигналов y0–y15 четырехвходового дешифратора, разработанного на базе микросхем 74LS138, во временной области лицевой панели логического анализатора

В зависимости от поданного на вход дешифратора адреса только на одном из его выходов, соответствующем этому адресу, появится логический ноль, на других выходах появится значение логической единицы. Диаграммы сигналов х0–х3 на лицевой панели четырехканального осциллографа показаны на рис. 30.

Рис. 30. Диаграммы сигналов х0–х3 на лицевой панели четырехканального осциллографа

На рис. 31 представлена лицевая панель цифрового генератора шаблона, на которой отображаются кодовые комбинации тестовых сигналов х0–х3, считанные из файла шаблона shablon3.ptn. Результаты тестирования занесем в таблицу 7.

Рис. 31. Лицевая панель цифрового генератора шаблона, на которой отображаются кодовые комбинации тестовых сигналов х0–х3, считанные из файла шаблона shablon3.ptn