Проектирование КМОП интегральных схем с защитой от электростатических разрядов в САПР Tanner Pro

Электростатические разряды (ЭСР) — одна из основных причин отказов ИС. Заряды возникают в результате явлений, приводящих к появлению разностей электрических потенциалов между отдельными элементами оборудования, которые соприкасаются с ИС, между человеком и изделием или между человеком и оборудованием и т. п. Внезапные разряды приводят к протеканию импульсов токов, как правило, очень коротких, но имеющих большую амплитуду и способных полностью или частично повредить ИС или аппаратуру на них [1].

Повышение быстродействия, снижение потребляемой мощности, уменьшение геометрических размеров элементов ИС делают ее еще более чувствительной к воздействию электрических полей, и в особенности ЭСР.

Базовый принцип защиты ИС от воздействия ЭСР показан на рис. 1. При ЭСР срабатывает двуполярный ключ SA1, и ток разряда отводится на шину питания или «земли». Кроме того, часть заряда рассеивается на резисторе R. Идеальная защита достигается, если сопротивление ключа во включенном состоянии и время его включения равны нулю. В ИС в качестве таких шунтов применяются различные элементы: диоды, транзисторы или более сложные схемы.

Важное требование к защитным структурам — не ухудшать параметры защищаемой ИС. Кроме того, они должны иметь небольшую площадь; эффективно ограничивать напряжение разряда, подаваемого на схему; шунтировать напряжение и токи перегрузки, возникающие при ЭСР; иметь максимально быстрое время срабатывания и вносить минимальное время задержки в нормальную работу ИС.

Для ИС по n-МОП-технологии разрушающий потенциал лежит в диапазоне от 10 до 100 В, для ТТЛ ИС это значение составляет от 300 до 7000 В, и для ИС по КМОП технологии — от 150 до 3000 В.

В ИС с МОП-транзисторами (МОПТ) для защиты от пробоя подзатворного диэлектрика входных транзисторов в простейшем случае используют защитные диоды (рис. 2). Для улучшения защитного действия таких схем применяют дополнительные МОПТ, резисторы и диоды.

Буферные ячейки КМОП БИС предназначены для организации электрического и временного взаимодействия ядра БИС с внешней средой. При соблюдении соответствующих правил соединения внутренних и буферных ячеек обеспечивают соответствующие уровни выходных логических сигналов, нагрузочные способности, времена задержек выходных сигналов и длительности их фронтов и т. д. Часто буферные элементы организуются как двунаправленные с целью формирования двунаправленных входов/выходов БИС. Схемотехника типичного двунаправленного буферного элемента представлена на рис. 3. За счет специальных средств управления входами N и P схемы есть возможность независимо от ядра логической схемы устанавливать на внешних выводах произвольные логические состояния — 0, 1 и H [2].

Для буферных элементов площадь p-МОПТ VT2 больше площади n-МОПТ VT1, так как W_p≈3W_n при L_n≈L_p. Стоки транзисторов через элементы D1 и D2 соединены с контактной площадкой.

На практике входные и выходные периферийные ячейки объединяют в магистральную ячейку [2]. Электрическая схема магистральной ячейки показана на рис. 4. В ячейке есть мощные транзисторы VT1 и VT2 для поддержки функции «выход», а также диоднорезисторная сборка (VD1, VD2, R), обеспечивающая электростатическую защиту при работе с магистралью (функция «вход»). Таким образом, магистральная ячейка выполняет функцию «вход/выход». S — контактная площадка.

В диодно-резисторной сборке (VD1, VD2, R) диод VD2 является самостоятельным элементом конструкции, а диод VD1 составляет единое целое с резистором R. Мощные транзисторы VT1 и VT2, реализующие функцию «выход» при работе на магистраль, формируются путем параллельного включения p-МОПТ (VT1) и n-МОПТ (VT2), что обеспечивает набор эффективной ширины каналов. Четыре параллельно включенные p-МОПТ дают ширину около 400 мкм, в то время как типичная ширина канала ядра ячейки может составлять величину 7 мкм.

На рис. 5 показан эскиз топологии контактной площадки (Pads) с защитными диодами. На рис. 5а показано, как осуществляется защита затвора МОПТ от ЭСР. Диод D1 проектируется в топологических слоях p-подложка/n⁺-слой, а диод D2 — в слоях n-карман/p⁺-слой. Под воздействием отрицательного высокого напряжения диод D1 включается в прямом направлении, а при положительном высоком напряжении диод D2 включается в прямом направлении.

Данная схема обладает невысокими защитными свойствами (не более 3 кВ) и неравномерностью протекания тока в рабочем режиме, что существенно снижает ее защитные свойства [1]. Достоинство — малая площадь, занимаемая защитными диодами.

Для повышения стойкости ИС к ЭСР защитные диоды могут быть разделены. Рис. 5в демонстрирует использование двух защитных диодов D1 и двух D2.

Рассмотрим пример проектирования топологии кристалла ИС с защитой от ЭСР с использованием САПР Tanner PRO [3–5]. В состав САПР Tanner PRO входят взаимодействующие между собой модули: SEdit (схемотехнический редактор), T-Spice (текстовый редактор программного кода, плюс счетное ядро программы Spice), Wedit (векторный редактор), Ledit (топологический редактор, он предназначен для синтеза топологии в ручном и автоматическом режимах). В качестве ядра ИС используем два инвертора по масштабируемой КМОП-технологии. Примем следующие условия: информационный вход Data и выход Q1 защищены от воздействия ЭСР, а информационный вход Data1 и выход Q не защищены от ЭСР.

Для построения электрической схемы кристалла ИС воспользуемся схемотехнической библиотекой стандартных ячеек SCMOS, которую можно найти в папке library/scmos.sdb. Библиотека содержит 40 символов (символ раскрывается как подсхема на транзисторном уровне) логических элементов, таких как 2И-НЕ (NAND2), 2ИЛИ-НЕ (NOR2), D-триггеры, тактируемые уровнем синхросигнала (Latch), фронтом синхросигнала (DFF) и др., в том числе символы контактных площадок PadVdd («питание»), PadGnd («земля»), PadIOsmallESD (контактная площадка «вход/выход» с защитой от ЭСР), без защиты от ЭСР (PadIOnoESD). На каждый символ библиотеки SCMOS разработана топологическая ячейка, которую можно увидеть при помощи топологического редактора L-Edit. На рис. 6 показаны послойно топологические слои ячейки PadIOsmallESD в редакторе Ledit.

Для проектирования топологии кристалла ИС в рамках MOSIS Scalable CMOS существуют специально разработанные топологические библиотеки цифровых элементов ввода/вывода с контактными площадками, защищенными от ЭСР для САПР Tanner Pro. MOSIS — это организация, занимающаяся производством ИС на мировых кремниевых фабриках (IBM, AMI, TSMC и др.), спроектированных по единым топологическим слоям (маскам) и по конструктивно-технологическим требованиям различных проектных норм.

Например, в топологической библиотеке Hi-ESD IO PAD Library по 0,25-мкм проектным нормам масштабируемой КМОП-технологии кремниевой фабрики TSMC (MOSIS TSMC CMOS025 Process) использованы для защиты контактных площадок КМОП-транзисторы. Затвор защитного n-МОПТ соединен с истоком и шиной «земля», а затвор защитного p-МОПТ соединен с истоком и шиной «питание». В этом случае n-МОПТ и p-МОПТ постоянно открыты и обеспечивают минимальные сопротивления. В КМОП-инверторе стоки транзисторов n-МОПТ и p-МОПТ соединены вместе, исток n-МОПТ подключают к шине «земля», а исток p-МОПТ — к шине «питание».

На рис. 7 показана электрическая схема двух инверторов с контактными площадками в схемотехническом редакторе SEdit, а на рис. 8 — содержимое символа контактной площадки PadIOsmallESD с защитой от ЭСР. Контактная площадка PadIOsmallESD представлена как подсхема, состоящая непосредственно из контактной площадки BONDING и схемы защиты от ЭСР.

Для автоматического синтеза топологии кристалла ИС из файла, содержащего список соединений (netlist), с помощью топологического редактора Ledit необходимо сделать экспорт графического изображения схемы в файл с расширением *.tpr. Для этого нужно воспользоваться меню File/Export. Приведем содержимое файла в формате tpr:

Схемотехническое моделирование в этом случае проводить не требуется. Запускаем топологический редактор Ledit. Заходим в меню File, создаем новый файл топологии с расширением *.tdb (меню New File, тип Layout), после этого заходим в меню File/Replace Setup и выбираем настройки технологии (2-мкм масштабируемая КМОП-технология MOSIS/Orbit 2U SCNAMEMS, единица измерения — λ) из библиотеки (L_edit11.1SamplesSprexample1lightslb.tdb). Это позволит импортировать ранее созданные топологические слои из выбранного файла в текущий топологический файл (рис. 6). На рис. 6 показаны топологические слои, используемые при проектировании топологии контактной площадки с защитными диодами.

Выбираем меню Tools, затем пункт SPR/Setup (SPR-размещение и канальная трассировка). Указываем путь на библиотеку стандартных ячеек lightslb.tdb и на файл со списком соединений в формате tpr, экспортированный из SEdit. Задаем имена портов питания (Vdd) и «земли» (Gnd) в топологическом файле, которые должны совпадать с именами в графическом файле. Для чтения структуры из файла в формате tpr, нажимаем кнопку Initialize Setup. Кнопки Core Setup, Padframe Setup и Pad Route Setup активизируют дополнительные диалоговые окна для задания параметров размещения и трассировки элементов ядра, генерации рамки с контактными площадками и трассировки области, лежащей между ядром и рамкой с контактными площадками. При использовании готовой библиотеки стандартных ячеек из САПР Tanner PRO дополнительные установки лучше не делать.

Заходим в меню Tools, затем выбираем пункт SPR/Place and Route. Отмечаем галочкой опцию Core place and route (размещение и трассировка элементов ядра), выбираем квадратную форму ядра ИС (Square), включаем оптимизацию трассировки по длине проводников и числу межслойных контактов (или по отдельности). Можно дополнительно включить оптимизацию по размещению элементов, установив фактор оптимизации.

На рис. 9 показана топология кристалла ИС с защитой от ЭСР, полученная с использованием автоматического синтеза топологии из файла со списком соединений в формате tpr. Видна рамка с контактными площадками, защищенными от ЭСР (padframe), и ядро ИС.

На рис. 10 показана электрическая схема (графический файл с расширением sdb) для схемотехнического моделирования переходных процессов с использованием T-Spice. В этом случае необходимо дополнительно задать источники напряжений. Необходимы два переменных источника напряжения Source_v_pulse_1 и Source_v_pulse_2 и один источник постоянного напряжения для запитывания схемы Source_v_dc_1 из библиотеки Voltage Sources. Также на рис. 10 показано использование дополнительных модулей, представленных в виде символов, созданных пользователем. Для моделирования потребуется с помощью специально разработанного модуля включить ссылку на использование моделей МОП-транзисторов с использованием директивы .include «~/T-Spice 11.0/models/ml2_20.md». При схемотехническом моделировании будут использованы Spice-параметры модели второго уровня (Level 2) для n— и p-МОПТ технологического процесса Mosis/Orbit по 2-мкм проектным нормам. Для описания диода будем использовать стандартную модель, которая вызывается:

• директивой .model Dpdiff d, для защитного диода, который проектируется в n-кармане;
• деректирвой .model Dndiff d для защитного диода, который проектируется в p-подложке.

Необходимо указать параметр масштаба (например, l = 0,35 мкм) геометрических размеров МОПТ. Указывать Spice-параметры моделей можно и в текстовом редакторе кода программы T-Spice.

При автоматической трансляции электрической схемы в файл со списком соединений с расширением *.sp, дополнительные модули, включенные в графический файл, отображаются как директивы (Spice-команды), например: .print или .tran.

Далее приведен файл со списком соединений с расширением *.sp моделируемой схемы. Файл создается автоматически, как только будет запущен модуль T-Spice. После завершения моделирования запускается модуль Wedit Waveform Viewer, для просмотра результатов моделирования (рис. 11).

Заключение

Топологические библиотеки, выполненные в рамках масштабируемой КМОП-технологии, содержат средства встроенной защиты ИС от ЭСР.

Использование библиотеки стандартных элементов при проектировании топологии кристалла ИС позволяет значительно повысить эффективность проектирования и ускорить время выхода на рынок новых изделий.

Работа выполнена по программе гранта 08-08-99033-р_офи.

Литература

1. Горлов М. И., Строгонов А. В., Адамян А. Г. Воздействие электростатических разрядов на полупроводниковые изделия // ChipNews. 2001. № 1–2.
2. Проектирование специализированных КМОП БИС на основе БМК 5501ХМ2. Учебное пособие / Под ред. В. В. Ермака. М.: МГИЭТ (ТУ), 1996.
3. Строгонов А. Проектирование топологии КМОП заказных БИС // Компоненты и технологии. 2007. № 4.
4. Коноплев Б. Г., Рындин Е. А., Ковалев А. В., Лысенко И. Е. Руководство к лабораторной работе «Проектирование топологии СБИС и микросистем в САПР Tanner Pro». Таганрог: Изд-во ТРТУ, 2004.
5. www.tanner.com/ces