Применение быстродействующего генератора случайных данных облегчает построение глазковых диаграмм
Как правило, инженеры по системам связи имеют доступ к сложной тестовой аппаратуре, необходимой для измерения и анализа коэффициента битовой ошибки канала связи. Однако многие специалисты не располагают подобной возможностью, поэтому для них альтернативным способом становится схема (рис. 1), формирующая входной сигнал для тестирования, полученный от единичного цифрового источника.

Резисторы R1 и R2 задают смещение VCC/2, развязанное на «землю» через конденсатор C1. Резистор большого сопротивления R3 (1 МОм) служит малосигнальным источником широкополосного шума. Каждый из усилителей U1A и U1B обеспечивает усиление 5 В/В, однако на малых частотах их коэффициент усиления равен единице (конденсаторы C2 и C4). Усиленный шум на выходе U1B поступает на компаратор U2, который в свою очередь выдает цифровой сигнал, пригодный для подачи на D-триггеры (U3A и U3B).
Компаратор включен по схеме с обратной связью. Его выход соединен с инвертирующим входом через фильтр низких частот, что обеспечивает практически 50%-ный рабочий цикл на выходе. Поскольку временные параметры выходного сигнала компаратора зачастую не соответствуют времени установки и выдержки триггера U3A, это приводит к значительным флуктуациям на выходе U3A. Проблему можно устранить посредством тактирования результирующего потока данных через второй D-триггер U3B.
Схема с типономиналами, указанными на рисунке, поддерживает скорость передачи данных до 62,5 Mbps (глазковая диаграмма представлена на рис. 2). При скорости 20 Mbps временной интервал между пиками флуктуаций составляет менее 200 пс, что делает ее пригодной для распространенных протоколов RS-422, RS-485, CAN, USB, RS-232 и PROFIBUS.

Выбор усилителя, компаратора и триггера зависит от предполагаемого применения. Усилители U1A и U1B должны иметь полосу частот, сравнимую с желаемой максимальной частотой сигнала на выходе (в нашем случае это усилитель MAX4128 с полосой пропускания 25 МГц). Такой операционный усилитель работает стабильно при 10-кратном и более усилении, хотя в рассматриваемом примере стабильность не является основным фактором.
Для получения достаточного числа случайных данных задержка компаратора должна быть близка к желаемой кратчайшей длительности передачи бита (слишком большая задержка способна привести к потере одного из возможных состояний между битами N–1, N и N+1). Соответственно, приемлемым вариантом компаратора является микросхема MAX961, время задержки которой составляет 4,5 нс.
Триггеры должны формировать быстронарастающие импульсы четкой формы с минимальными выбросами или вообще без них. Для схемы, показанной на рис. 1, были выбраны триггеры 74VHC74, соответствующие по напряжению (2,7–5,5 В) усилителям и компаратору. Микросхема 74VHC74 работает от напряжения 2–5,5 В; минимальная частота переключений составляет 80 МГц (при напряжении питания 3 В).
Для использования описанной схемы необходимо подключить источник питания (VCC) напряжением 2,7–5,5 В и источник тактовых импульсов. Для оптимальной работы источник тактовых импульсов должен быть подсоединен с нагрузкой 50 Ом, а сами импульсы — полностью «укладываться» между уровнем «земли» и VCC. Далее требуется соединить выход цепи со входом тестируемого устройства посредством короткого коаксиального кабеля и не подключать к нему согласующий резистор, поскольку выход триггера не может работать на нагрузку 50 Ом. Так как триггеры делят тактовую частоту на два, используйте требуемую частоту битов в качестве тактовой (то есть для 10 Mbps надо установить частоту следования тактовых импульсов 10 МГц). Затем подайть выходной сигнал тестируемого устройства на осциллограф со подходящей полосой, синхронизировать его от источника тактовых импульсов и установить бесконечное время послесвечения экрана.