Тестирование приемников PCI Express

Спецификации PCI Express

Базовые спецификации

Базовые спецификации PCI Express составляют основу всех версий данного стандарта. С точки зрения физического уровня они описывают характеристики передатчика, канала и приемника, а также возможные схемы тактирования и логические субблоки. Каждый производитель изделий с PCI Express использует модель, привязанную к базовым спецификациям. В большей части они относятся к испытаниям чипсета и описывают как синхронный, так и асинхронный режим работы. Есть три основные схемы тактирования: общая тактовая частота (CC), которая является синхронной, частота тактирования данных (DC), которая может быть синхронной или асинхронной, и независимая тактовая частота (IR), которая является асинхронной. Изначально асинхронная работа допускалась только в случае, если не используется тактирование с распределенным спектром (SSC). Асинхронный режим работы в присутствии SSC был представлен в начале 2013 года. Для описания такого режима без SSC существует термин «отдельное тактирование без SSC» (SRNS), а для описания режима с SSC — термин «отдельное тактирование с независимым SSC» (SRIS). Для синхронного и асинхронного режимов работы определены разные требования к тестированию для скоростей 8 и 16 ГТ/с.

Спецификации CEM

Самой распространенной моделью применения PCI Express следует назвать, вероятно, слот расширения PCI Express, определенный в электромеханических характеристиках платы PCI Express (CEM). В процессе тестирования приемников надо учитывать два разных типа устройств: платы расширения и материнские (системные) платы. CEM использует только синхронный режим работы и является единственной экосистемой PCI Express, предлагающей обязательную программу сертификации соответствия стандарту, включая тесты физического уровня. Все устройства, предусмотренные в перечне интеграторов PCI-SIG, должны проходить проверку в одной из испытательных лабораторий PCI-SIG. Необходимые тесты соответствия физического уровня указаны в спецификации тестирования архитектуры физического уровня PCI Express (CTS) и разработаны так, чтобы их можно было выполнять в лабораторных условиях.

В результате тестирование приемников согласно CTS может оказаться не столь строгим и менее сложным, чем проверка согласно базовым спецификациям.

Спецификации тестирования M‑PHY

M‑PCIe заменяет физический уровень PCI Express физическим уровнем, определенным для M‑PHY. Следовательно, тесты приемника должны выполняться в соответствии со спецификацией M‑PHY, а не спецификацией PCI Express. M‑PHY — это физический уровень, определенный Альянсом MIPI.

Требования к тестированию приемников PCI Express

Для разных скоростей передачи данных требования к тестированию и методы калибровки не одинаковы. В спецификации PCIe 3.0 опорная точка переносится внутрь чипа, и структура искаженного испытательного сигнала становится сложнее. Кроме того, используемая для тестирования приемников методология, описывающая межсимвольные помехи в канале, различается для скоростей 2,5/5 и 8/16 ГТ/с.

Регламенты тестирования определяют и обратную совместимость. То есть устройство, способное работать на более высоких скоростях, должно быть совместимым и с меньшими скоростями передачи данных.

PCI Express 2,5 ГТ/С

Спецификации приемника указаны на его выводах и идентичны для разных схем тактирования, а также для синхронного и асинхронного режимов работы. Определена только простая маска приемника. Поскольку спецификации случайного джиттера (RJ) отсутствуют, обычно используются значения RJ, определенные для скорости 5 ГТ/с. Тестирование по базовым спецификациям не требует внесения предыскажений, а вот тестирование в соответствии с CEM — требует (табл. 1).

Факторы, определяющие наихудшие условия:

• Межсимвольные помехи (ISI) через внешний канал. Межсимвольные помехи должны быть основным компонентом детерминированного джиттера (DJ). Для тестов CEM нужна базовая плата для проверки соответствия PCI-SIG (CBB) и плата нагрузки для проверки соответствия (CLB). Плату CBB для gen1 и gen2 следует сконфигурировать так, чтобы ее можно было использовать для тестирования приемников.
• Случайный джиттер (RJ).
• Для обеспечения необходимого закрытия глаза межсимвольные помехи дополняются синусоидальным джиттером (SJ).
• Синфазная синусоидальная помеха (CM-SI), только для базовых спецификаций.

PCI Express 5  ГТ/с

Спецификации приемника также определены на его выводах. Базовыми специ-фикациями установлены разные параметры для приемников, использующих CC или DC. Спецификации CEM не применяют CM-SI, но добавляют второй высоко-
частотный тон джиттера. Для сценариев, выполняющихся с помощью CC, определен остаточный SSC (rSSC); rSSC представляет собой треугольную фазовую модуляцию, применяемую только к искаженному испытательному сигналу, но не к опорной тактовой частоте. Он определяет собой наихудшие условия, в которых может оказаться приемник между SSC опорной тактовой частоты и SSC входного сигнала данных (табл. 2).

Факторы, определяющие наихудшие условия:

• Межсимвольные помехи через внешний канал. Межсимвольные помехи должны быть основным компонентом регулярного джиттера. Для тестов CEM нужна базовая плата для проверки соответствия PCI-SIG (CBB) и плата нагрузки для проверки соответствия (CLB). Плату CBB для gen1 и gen2 следует изменить так, чтобы ее можно было использовать для тестирования приемников.
• Отфильтрованный по спектру случайный джиттер (sRJ) с большей амплитудой для частотного спектра до 1,5 МГц и меньшей амплитудой для частотного спектра от 1,5 до 100 МГц.
• Для обеспечения необходимого закрытия глаза межсимвольные помехи дополняются синусоидальным джиттером (SJ).

SSC:

• rSSC используется для реализаций на основе CC, кроме тестирования систем на основе CEM, поскольку SSC определяется тактовой частотой системы;
• SSC используется для реализаций на основе DC.
• CM-SI, только для базовых спецификаций.
• Вторичный высокочастотный тон SJ, только для спецификаций CEM.

PCI Express 8 ГТ/с

Повышенная скорость передачи практически по тому же каналу делает необходимой коррекцию приемника, а значит, тестирование приемника приобретает большую важность. Спецификации приемника описываются более подробно и определяются внутри приемника после корректоров (CTLE и DFE) (табл. 3). Эта опорная точка называется TP2‑P (рис. 1).

Рис. 1. Опорная точка TP2 P, определенная в спецификациях приемника 8 ГТ/с

Вследствие сдвига определения опорной точки для калибровки искаженного испытательного сигнала приходится применять встраивание поведенческого пакета приемника, а также имитацию корректирующих цепей и восстановление тактовой частоты (рис. 2).

Рис. 2. Пример схемы для тестирования приемника плат расширения PCIe 8 ГТ/с

Факторы, определяющие наихудшие условия:

• Межсимвольные помехи через внешний канал. Для тестов CEM нужна базовая плата для проверки соответствия PCI-SIG (CBB), переходник и плата нагрузки для проверки соответствия (CLB) для gen3 для длинного канала и CBB gen2 для короткого канала.
• Случайный джиттер с фильтром верхних частот 10 МГц.
• Синусоидальный джиттер, разные маски допуска джиттера для CC и SRNS/SRIS.
• SSC, только для SRIS:
• треугольное распределение в нижнюю сторону на 33 кГц для тестирования с предельным напряжением;
• синусоидальное распределение в нижнюю сторону на 33 кГц для тестирования с предельным джиттером.
• DM-SI.
• CM-SI, только для базовых спецификаций.

После улучшения физических возможностей приемников PCIe в процедуру обучения канала была добавлена оптимизация коррекции передатчика, которая учитывает характеристики текущего канала, передатчика и приемника.

PCI Express 16 ГТ/с

PCI Express 4‑го поколения будет поддерживать скорость 16 ГТ/с. Спецификации 4.0 еще не выпущены, и в настоящее время работа над ними продолжается (табл. 4). Тем не менее рабочие группы PCI-SIG, занимающиеся созданием версии 4.0 и спецификациями приемника 16 ГТ/с, скорее всего, будут следовать методам калибровки приемников 8 ГТ/с с улучшениями, направленными на повышение совместимости между разными схемами испытаний. Настройка ширины и высоты глазка по случайному джиттеру и DM-SI в процессе калибровки приемника PCIe 8 ГТ/с в сочетании с допуском на полосу канала ±2 дБ, видимо, окажется проблематичной. Схемы с меньшими потерями могут потребовать значительно большего случайного джиттера для закрытия глаза до заданных значений по сравнению со схемами с высокими потерями. Но большинство приемников лучше справляется с межсимвольными помехами, вызванными потерями в канале, чем со случайным джиттером, и в результате две схемы измерения могут создать несовместимые условия испытаний. Для исправления этой ситуации стандарт ужесточает допуски для испытательных каналов, требуя некоторой настройки межсимвольных помех, например путем выбора канальных плат с разным значением межсимвольных помех.

Предварительные факторы, определяющие наихудшие условия:

• Межсимвольные помехи через настраиваемый или выбираемый внешний канал. Тестирование CEM, вероятно, потребует применения тестовой оснастки, разрабатываемой и поставляемой PCI-SIG.
• Случайный джиттер с фильтром верхних частот 10 МГц.
• Синусоидальный джиттер, разные маски допуска джиттера для CC и SRNS/SRIS.
• SSC, только для SRIS:
• треугольное распределение в нижнюю сторону на 33 кГц для тестирования с предельным напряжением;
• синусоидальное распределение в нижнюю сторону на 33 кГц для тестирования с предельным джиттером.
• DM-SI.
• CM-SI, только для базовых спецификаций.

Тестирование коррекции канала

Для тестирования новой процедуры коррекции канала, представленной в PCIe 3.0, следует создать новую категорию тестов. Данная категория тестов предполагает наличие в контрольно-измерительном оборудовании функций канального уровня, поскольку должны проверяться соответствующие каскады машины состояний обучения канала (LTSSM), и в этом случае их пропускать уже нельзя. Вместо использования интеллектуальной последовательности, которая выглядит как установка соединения с разными шагами обучения, нужно дополнить тестеры коэффициента битовых ошибок (BERT) функциями LTSSM. Классические BERT, в которых генераторы последовательностей, частотные корректоры и детекторы/анализаторы ошибок являются совершенно отдельными блоками или даже отдельными приборами, будут обладать недостаточным временем отклика и вообще могут не справиться с такой задачей. Поэтому тестеры новых поколений объединяют все три функции в одном приборе.

Тесты коррекции канала могут различаться для приемников и передатчиков. Тесты приемников мало отличаются от классических тестов приемников за исключением того, что приемник тестируемого устройства «договаривается» с передатчиком BERT о частотной коррекции и настройке предварительного подъема характеристики, используемых для тестирования данного приемника. Калибровка искаженного испытательного сигнала идентична классическому тесту приемников 8 ГТ/с. Тестирование коррекции канала передатчика фокусируется на двух факторах:

Фактическая форма сигнала, основанная на запросах партнера по каналу. Это включает изменения фактической формы сигнала, а также гарантирует, что сигнал отвечает требованиям целевых спецификаций.

Время реакции на запросы изменения со стороны партнера по каналу. Оно складывается из времени логического ответа и времени физического ответа. Временем логического ответа называется время между запросом на изменение и отправкой подтверждения партнеру, тогда как временем физического ответа считается время от запроса на изменение до реального изменения формы сигнала.

Заключение

С каждой новой редакцией стандарт PCI Express расширяет пределы возможностей передачи данных по каналам, реализованным на платах из стеклотекстолита FR4, а потому приемники постоянно усложняются. В результате приходится применять контрольно-измерительное оборудование с более широким набором возможностей и постоянно усложнять схемы тестирования. Производители контрольно-измерительного оборудования вынуждены реагировать на эти новые требования. Хорошим примером является развитие систем BERT компании Keysight Technologies. Например, система J‑BERT M8020A BERT наглядно демонстрирует интеграцию классических компонентов BERT в одном приборе, предоставляя новые возможности, в частности LTSSM, и позволяет преодолеть сложности тестирования.