Микросхемы SRAM No Bus Turnaround от GSI Technology

Введение

До 2000 года основными потребителями микросхем статической памяти (SRAM) являлись производители компьютеров. Однако с появлением современных процессоров со встроенным кешем в этом сегменте рынка отпала потребность во внешней высокопроизводительной памяти. Дальнейшее развитие SRAM связано с увеличением спроса на телекоммуникационное оборудование и широкополосный доступ в Интернет. Для удовлетворения потребности в быстром внешнем кеше производители SRAM продолжили расширение линейки синхронной SRAM с пакетной передачей данных (BurstSRAM и SigmaDDR). Семейства SigmaQuad-II/II+/III/IV (GSI Technology) или QDR-II/II+/IV (Cypress) специально разработаны для удовлетворения требований к современным высокоскоростным линейным картам от 40 Гбит и выше и берут свое начало от семейства NBT.

Описание NBT

Рост спроса на телекоммуникационное оборудование способствовал появлению новых стандартов микросхем памяти. Поэтому производители SRAM разработали новое семейство NBT (рис. 1).

Рис. 1. Микросхема из семейства NBT SRAM

Устройства NBT SRAM предназначены для уменьшения задержек на обращение к микросхеме памяти в высокоскоростных маршрутизаторах и коммутаторах. Для расширения полосы пропускания и увеличения скорости передачи данных были исключены неиспользуемые, или «мертвые», циклы тактирования во время переключения между операциями чтения и записи.

Разные производители называют это семейство по-разному, например,

• Cypress — No Bus Latency (NoBL);
• IDT — Zero Bus Turnaround (ZBT);
• GSI Technology — No Bus Turnaround (NBT).

Все эти микросхемы являются между собой полными физическими и функциональными аналогами. Отличия могут состоять только в присутствии дополнительных опций и уровня управляющего сигнала для их активации. Однако все эти компании разрабатывают, производят и выводят на рынок свои микросхемы независимо друг от друга.

Режимы работы NBT

Микросхемы NBT могут действовать в двух режимах: Pipeline или Flow-Through. Режим Pipeline выгоден для задач, в которых важна рабочая частота. Данные доступны для чтения через два тактовых цикла после того, как произошел захват адреса. Flow-Through применяется для достижения наименьшего уровня задержки. Данные доступны для чтения через одни цикл.

Режим Pipeline

Временная диаграмма SRAM NBT в режиме Pipeline изображена на рис. 2.

Рис. 2. Работа SRAM NBT в режиме Pipeline

В первом тактовом цикле захватывается адрес чтения. Из-за наличия в схеме Pipeline внутреннего регистра данные будут доступны только на третьем цикле. Уже на втором цикле можно выставить адрес для записи данных, но они будут записаны только на четвертом. Таким образом, доступ к памяти выполняется без потери циклов на переключение между операциями чтения и записи.

Режим Flow-Through

Временная диаграмма SRAM NBT в режиме Flow-Through изображена на рис. 3.

Рис. 3. Работа SRAM NBT в режиме Flow-Through

Адрес для чтения данных выставляется на первом тактовом цикле, а данные считываются на втором. Адрес для записи данных выставляется на втором цикле, а данные могут быть записаны уже на третьем. Как и в случае с режимом Pipeline, операции чтения и записи занимают одинаковое количество циклов (два цикла для чтения и два цикла для записи).

Каждый разработчик сталкивается с выбором между режимами Pipeline или Flow-Through. Наличие у компании двух отдельных микросхем приводит к расширению номенклатуры. Компания GSI Technologyпредлагает следующий выход из этого положения. У микросхем GSI предусмотрен дополнительный управляющий вывод FT. Его расположение в корпусе предусмотрено стандартом JEDEC и не влияет на взаимозаменяемость микросхем с другими производителями. Для того чтобы активировать режим Pipeline, необходимо подтянуть вывод FT к высокому уровню сигнала или оставить не подключенным; для того чтобы активировать режим Flow-Through, следует подтянуть вывод FT к низкому уровню сигнала.

Несколько SRAM на одной шине данных

Опция FLXDrive GSI Technology позволяет программно задавать значение импеданса выходных линий данных. Эта функция полезна в схемах, когда на одной шине данных размещены несколько SRAM (рис. 4).

Рис. 4. Подключение нескольких SRAM NBT к одной шине данных

Для управления FLXDrive используется только один вывод ZQ, когда ZQ = 0 сопротивление линий на стороне SRAM 25 Ом или когда ZQ = 1 сопротивление меняется на 50 Ом. Уменьшение сопротивления на общей шине может показаться контрпродуктивным, но на самом деле это не так. При выборе меньшего сопротивления линий снижается общее сопротивление шины, следовательно, сокращается уровень звона и задержка.

Наличие такой функции позволяет использовать одну микросхему в разных проектах, что положительно сказывается на стоимости микросхемы.

Продуктовая линейка NBT

GSI Technology выпускает самую широкую линейку SRAM на рынке. Семейство NBT развивается параллельно с семейством SyncBurst. Если преобладают операции W-R-W-R-W-R-W-R-W-R-W (W — Операция записи, от англ. write; а R — операция чтения, от англ. read.), тогда лучше использовать NBT, а если WWWW-RRRRR-WWWW, то предпочтительны микросхемы семейства SyncBurst. Микросхемы Burst SRAM действуют по пакетному протоколу, который может быть программно задан Linear или Interleaved. Таким образом, они становятся отличным выбором для реализации быстрого кеша. Протокол работы NBT позволяет записывать и считывать данные без задержки, что очень важно, когда потоки данных обрабатываются на высокой скорости.

В таблице 1 представлено семейство NBT производства GSI Technology.

Максимальный объем микросхем NBT составляет 288 Мбит, а частота тактирования достигает 400 МГц — на сегодня это рекорд в данном семействе. Современные 40-нм технологические процессы производства позволяют разместить 144 и 288 Мбит в самый миниатюрный корпус для этого семейства BGA-165 15×13 мм. В немного большем корпусе BGA-165 17×15 мм размещаются только 72 Мбит микросхемы.

Обе области применения (компьютеры и сетевое оборудование) требуют наличия внешней памяти с архитектурой x18–x72. Комбинация архитектуры и высокой тактовой частоты придают микросхемам GSIоптимальную производительность (табл. 2).

В высокопроизводительных вычислительных платах оперативная память всегда являлась критическим элементом, от которого зависела производительность всей системы. Дальнейшее снижение времени доступа к данным и увеличение пропускной способности не представляется возможным на базе архитектуры NBT. Вот почему будущее развитие микросхем статической памяти связано с появлением нового подхода в захвате данных и повышением частоты тактирования. Этому посвящены следующие статьи из серии о компании GSI Technology.