Многоразрядные высокоскоростные АЦП:
поиск компромисса между архитектурой и технологией
Несмотря на предпринимаемые государством меры, ситуация по импортозамещению многоразрядных высокоскоростных АЦП и ЦАП остается сложной и требует принятия дополнительных усилий. Если по ЦАП она более или менее понятна и сводится в основном к решению вопросов по созданию корпусов с низкими индуктивно-емкостными характеристиками выводов, то в случае АЦП на первое место выходят сугубо технологические проблемы, связанные с проектированием и изготовлением кристаллов. При этом проблемы корпусирования АЦП во многом нивелируются использованием многопортовой архитектуры, которая позволяет снизить частоту следования выходных данных и частоту их синхронизации.
Рассмотрим более подробно проблемы, сопутствующие проектированию и производству многоразрядных высокоскоростных КМОП-АЦП, предназначенных для широкого ряда приложений, в том числе специальных.
Проблемы создания конвейерных АЦП
За рубежом многоразрядные (12–16 бит) высокоскоростные (0,5–2 ГГц) КМОП-АЦП имеют, как правило, конвейерную архитектуру, хорошо изученную как на схемотехническом, так и на технологическом уровнях. Более того, к настоящему времени сформировалось устойчивое представление, что проблема разработки гигагерцевых конвейерных КМОП-АЦП остается в основном технологической, как и при создании оперативной памяти большой емкости. В обоих случаях схемотехнические решения являются устоявшимися и считаются во многом классическими.
На рис. 1 показана типовая архитектура одной 1,5-разрядной секции конвейерного АЦП [1]. Для упрощения дальнейшего анализа эта архитектура представлена в униполярном варианте.
Если не вдаваться в особенности работы 1,5-разрядной секции (они подробно описаны в [1]), можно констатировать, что точность преобразования АЦП на основе таких секций будет всецело определяться степенью компенсации смещения в двух предусилителях (на рис. 1 слева), коэффициентом усиления усилителя сигнала остатка (на рис. 1 справа) и линейностью ключей.
Проблемы создания усилителей
Для достижения, например, 16-разрядной точности АЦП необходимо, чтобы буферный усилитель на входе АЦП и все усилители в старшей секции конвейера имели коэффициент усиления без обратной связи около [2]
A0 ≈ 217.
При этом условии можно обеспечить 16-разрядную точность компенсации смещения, если воспользоваться схемой, показанной на рис. 2.
Эта схема согласно [2] обеспечивает автоматическую компенсацию смещения, когда ключи К1, К2разомкнуты, а ключи К3–К6 замкнуты. В результате на выходах усилителя с высокой точностью устанавливается дифференциальное напряжение, равное Uсм (не путать с Uсш на рис. 2):
UD ≈ (A0/(1+A0))×Uсм ≈ Uсм.
Здесь важно отметить, что схемы (рис. 1, 2) предполагают использование достаточно мощных усилителей для перезаряда конденсаторов, емкости которых из-за требований к шумам типа kT/C (k — постоянная Больцмана, T — абсолютная температура, C — емкость конденсатора) обычно составляют 200–400 фФ.
При низких коэффициентах усиления (А0 ≈ 10–20), характерных для предусилителей в АЦП с параллельной архитектурой (flash-ADC), точность компенсации смещения по схеме (рис. 2) оказывается достаточно низкой, то есть фактически на уровне, обеспечиваемом известной схемой на основе демультиплексора [3] (рис. 3).
На практике схема (рис. 3) обеспечивает точность компенсации смещения не более 1–2 мВ, что недостаточно даже для 12-разрядного АЦП.
В большинстве случаев в компараторах и при вычислении сигналов остатков применяются усилители, схемотехника которых практически не отличается друг от друга и не изменяется уже в течение многих последних лет.
Чаще всего используется двухкаскадная схема с дифференциальным усилителем в первом каскаде и каскодным усилителем во втором каскаде (рис. 4), что особенно важно при создании низковольтных АЦП.
Для достижения высоких значений А0 и широкой полосы в несколько гигагерц к МОП-транзисторам предъявляются достаточно жесткие требования по паразитным межэлектродным емкостям и выходному сопротивлению в активной области (в области насыщения).
Нормативы, предусмотренные для межэлектродных емкостей, обеспечиваются применением КМОП-КНИ-технологии, в которой основания и боковые поверхности сток/истоковых p-n-переходов примыкают соответственно к скрытому и боковому диэлектрикам, что приводит к максимально возможному уменьшению этих емкостей.
Регламенты, относящиеся к выходному сопротивлению МОП-транзисторов в активной области (оно должно быть как можно более высоким), являются достаточно специфическими и важными только для усилителей. При создании цифровых блоков и в целом цифровых микросхем в этом нет необходимости. Более того, для цифровых микросхем важнее иметь как можно более низкое выходное сопротивление МОП-транзисторов в открытом состоянии. А потому ориентация на использование доступных зарубежных технологий для изготовления АЦП не всегда оправданна.
Как показывает практика, в тех относительно редких случаях, когда зарубежные технологии и соответствующие им дизайн-киты отвечают требованиям по выходному сопротивлению МОП-транзисторов, и первые (макетные) образцы АЦП целесообразно проектировать на их основе. Дело в том, что иностранные дизайн-киты описывают модели элементов с учетом реальных технологических разбросов (модели slow, type, fast, Monte-Carlo), а отечественные дизайн-киты из-за ограничений, свойственных мелкосерийному производству, в большинстве случаев содержат только типовые (type) модели.
В результате оптимальное соотношение размеров МОП-транзисторов в схеме усилителя (рис. 4), при которых значение А0 достигается с достаточным запасом, имеет смысл выбирать на основе зарубежного дизайн-кита и только потом, основываясь на преемственности конструкции КМОП-структуры и статистических закономерностях, проводить адаптацию усилителя и в целом АЦП к отечественной технологии.
К сожалению, возможности такой адаптации существенно ограничены тем, что коэффициент А0 во многом зависит от термоэлектрических режимов работы дифференциальных каскадов усилителя, которые, в свою очередь, также тесно связаны с технологическим разбросом параметров токозадающих элементов (рис. 5).
Для компенсации влияния технологических разбросов необходима калибровка, требующая определенных аппаратных затрат. Однако если учесть, что в каждой секции конвейерного АЦП используется 1–3 усилителя, то трудно представить практическую осуществимость подобной калибровки при создании 12–16-разрядных АЦП.
Проблемы обеспечения линейности ключей
Линейность ключей — еще один фактор, оказывающий значительное влияние на точность конвейерных АЦП. Если АЦП ориентирован, например, на обеспечение 12-разрядной точности, то, как показывает практика, достаточно в качестве ключей использовать обычные проходные транзисторы при высоких напряжениях на затворах (Uз ≈ 3 В).
В тех случаях, когда требования по точности являются более высокими, необходимы сложные линейные ключи, в которых напряжение на затворе открытого проходного транзистора отслеживает напряжение на его истоке с постоянным превышением (желательно Uз–Uи ≈ Uп). Такой ключ показан на рис. 6. Подробное описание его работы можно найти в [4].
В целом, если обобщить результаты проведенного анализа и оценить перспективу проектирования конвейерных АЦП применительно к возможностям отечественной технологии, можно прийти к неутешительному выводу, что эта перспектива просматривается пока очень слабо. Вероятно, плановый запуск новых полупроводниковых фабрик и увеличение объемов производства приведет к повышению воспроизводимости техпроцессов до уровня воспроизводимости при массовом выпуске и тогда, наконец, будут созданы высококачественные дизайн-киты и начнется реальное проектирование конвейерных АЦП. Пока же об этом остается только мечтать. Но задачи, поставленные государством по созданию аналого-цифровой техники, необходимо решать, не дожидаясь улучшения ситуации в отечественном кристальном производстве. Поэтому внимание отечественных разработчиков акцентируется на использовании других подходов, основанных в том числе на выборе новых архитектурных и схемотехнических решений.
К таким подходам относится и применение двухсекционной архитектуры на основе складывающих (folding) усилителей и техники интерполяции [5].
Особенности создания многоразрядных высокоскоростных КМОП-АЦП с двухсекционной складывающей архитектурой
Общий вид двухсекционного N-разрядного АЦП показан на рис. 7.
При проектировании 12–16-разрядных складывающих АЦП разрядность секций составляет 5–8 бит. На входе каждой секции используется по 21–26 компараторов, а внутри — полностью цифровой автомат на основе складывающих усилителей, который обеспечивает последовательную свертку термокодов на выходах первой и второй ступеней в процессе цифрового преобразования сигналов (всего в секции три ступени) [6].
Для вычисления сигнала остатка используется межсекционный усилитель (на рис. 7 не показан) с невысокими требованиями по усилению:
А0 ≈ 2N–N1+1.
Например, при N = 16, N1 = 8 усиление составляет всего A0 = 512, что легко обеспечить.
В итоге все сложности, связанные с поддержанием необходимой точности АЦП (рис. 7), сводятся к обеспечению точности задания опорных напряжений в опорных цепочках и точности компенсации смещения при калибровке входных компараторов в секциях. В наибольшей степени это касается старшей секции (левая секция на рис. 7), определяющей точность всего АЦП.
Калибровка входных компараторов
При калибровке входных компараторов важно, чтобы точность задания шага изменения опорных напряжений и точность компенсации смещения имели одинаковую абсолютную погрешность в зависимости от разрядности АЦП. Можно считать:
∆Uопш = ∆Uсм = Uсм /(1+2N+1),
где ΔUопш и ΔUсм — допустимые погрешности задания шага изменения опорных напряжений и компенсации смещения, а N — разрядность АЦП.
При типовых значениях Uсм ≈ 30 мВ эти погрешности составляют около 3,65 и 0,23 мкВ соответственно для 12- и 16-разрядных АЦП. Очевидно, такую точность калибровки входных компараторов при создании 12–16-разрядных АЦП невозможно обеспечить, если выполнять ее с помощью обычной техники, применяемой при калибровке компараторов в параллельных АЦП. Подобные примеры уже обсуждались выше.
Точность калибровки можно повысить, если в качестве предусилителей взять усилители с высоким значением А0, как в конвейерных АЦП. Однако в этом случае все преимущества, предоставленные рассматриваемой двухсекционной архитектурой, нивелируются. И даже если такую возможность гипотетически допустить, останутся вопросы по обеспечению калибровки опорных цепочек, которые, исходя из проведенного выше анализа, не являются тривиальными.
Следует отметить, что все рассуждения о точности обретают смысл тогда, когда внутренние шумы ниже оцениваемых погрешностей. Так, в конвейерных АЦП подобные шумы могут достигать 1 мВ, что значительно выше этих погрешностей. Однако в рассматриваемом случае весь блок компараторов в старшей секции размещается непосредственно на входе АЦП и имеет отдельные питание и «землю». Поэтому проникновение внутренних шумов на входы компараторов сильно ограничено и они будут оказывать незначительное влияние на точность преобразования. Гораздо большую опасность внутренние шумы могут представлять для работы второй секции. Но если учесть, что даже в отсутствие внешнего аналогового сигнала (Uвх+ = Uвх– = Uсш), когда на входе второй секции будет присутствовать только шумовой сигнал и напряжение Uсш, внутренние шумы вряд ли станут оказывать заметное влияние на точность преобразования, поскольку ΔUоп >> 1 мВ.
Калибровку смещения и опорных напряжений компараторов необходимо проводить в фоновом режиме, так как эти характеристики зависят от температуры и напряжения питания. Если использовать технику калибровки, основанную на прерывании процесса преобразования, это приведет к снижению производительности данного процесса, что не всегда приемлемо.
При калибровке смещения хороший результат дает применение цифрового способа, позволяющего в непрерывном режиме экстрагировать смещение из статистических характеристик выходного кода компаратора и затем подстраивать это смещение с помощью обратной связи.
Такая техника калибровки иллюстрируется схемой (рис. 8). Подробное описание ее работы представлено в [7].
Здесь важно отметить, что весь процесс калибровки основан на использовании относительно медленных вычислительных процедур, хотя он не оказывает влияния на работу компаратора, наоборот, требующего высокой скорости переключения.
Согласно [7], сходимость процесса калибровки обеспечивается выполнением определенного количества шагов (периодов синхронизации):
Nc = 2N,
где N — разрядность АЦП.
Например, при N = 16 и типичной длительности одного периода синхронизации (TC = 1–4 нс) время калибровки смещения, tk, будет составлять всего:
tk = Nc×TC ≈ 256 мкс.
После достижения этого времени процесс калибровки не завершается, а переходит из фазы первичной компенсации смещения в фазу непрерывного отслеживания смещения в зависимости от изменения температуры и напряжения питания. В этом заключается принцип фоновой калибровки смещения с использованием схемы (рис. 8).
Калибровка опорных напряжений, как уже отмечалось выше, является нетривиальной процедурой. Для ее выполнения нужен сверхчувствительный компаратор, который должен реагировать на изменения напряжений на отдельных резисторах в опорной цепочке (рис. 9) при отклонениях их сопротивлений на предельно допустимую величину
ΔR = R0×2–N,
где R0 — сопротивление эталонного резистора, а N — разрядность АЦП.
Так, при N = 16 и типичных значениях R0 = 370 Ом, I0 = 200 мкА эталонный шаг изменения опорных напряжений в первой секции АЦП (Uоп,i–Uоп,i–1 = R0×I0 ≈ 74 мВ) может отклониться от нормы на величину
ΔU ≈ R0×I0×2–N ≈ 1,13 мкВ.
Очевидно, компенсировать такое отклонение в условиях удаленного доступа будет крайне сложно, особенно при наличии реального шума, воздействующего на точность компарирования опорных напряжений.
В результате единственно возможной становится калибровка опорных напряжений в производственных условиях, когда создание сверхчувствительного компаратора и его использование в процессе калибровки не представляет принципиальной сложности.
Вместе с тем, как показывает зарубежная и отечественная практика, только за счет правильной компоновки эталонных резисторов можно обеспечить точность на уровне 14–16 разрядов. Такая компоновка достигается при размещении эталонных резисторов на кристалле АЦП в пределах области, ограниченной квадратом со стороной около 100 мкм. Причем топологические размеры резисторов выбирают одинаковыми и максимально возможными.
При таком подходе необходимость калибровки опорных напряжений отпадает. А если учесть, что реальные компараторы в секциях реагируют на размах напряжений не менее 3 мВ, то отклонение опорных напряжений от идеальных значений на 1–4 мкВ не приведет к заметному ухудшению точности преобразования.
Выводы
- Большинство зарубежных многоразрядных (12–16 бит) высокоскоростных (0,5–2 ГГц) АЦП имеют конвейерную архитектуру и производится по КМОП-КНИ-технологии с проектными нормами 0,1–0,12 мкм и разбросами не более 2–4%.
- Главной особенностью современных зарубежных технологий, используемых при производстве многоразрядных высокоскоростных КМОП-КНИ-АЦП, по сравнению с цифровыми технологиями с аналогичными проектными нормами является более высокое выходное сопротивление МОП-транзисторов в области насыщения, которое определяется и более высокой концентрацией примеси в подканальных областях этих транзисторов, а также низкие емкости сток/истоковых p-n-переходов, что достигается примыканием сток/истоковых областей к боковому и скрытому диэлектрикам.
- Отечественные технологии, унифицированные под производство цифровых и аналого-цифровых микросхем, имеют ограниченные возможности по обеспечению требуемых характеристик МОП-транзисторов и отличаются более высокими технологическими разбросами.
Приемлемым компромиссом при создании отечественных многоразрядных высокоскоростных АЦП становится применение двухсекционной складывающей архитектуры и КМОП-КНИ-технологии с проектными нормами 0,13–0,18 мкм и разбросами до 20%.
- Van de Plassche R. CMOS integrated analog-to-digital and digital-to-analog converters. Kluwer academic publishers, 2003.
- Baker R. J. CMOS: Circuit Design, Layout and Simulation. IEEE Press, 2005.
- Okada H. Offset calibrating comparator array for 1,2-V 6-bit 4-GSample/s flash ADCs using 0,13-μm generic CMOS technology/ESSCIRC 2003. Proceedings,
- Balmelli P., Huang Q. A 25-MS/s 14-b 200-mV ∑Δ modulator in 0,18-μm CMOS // IEEE Journal of Solid-State Circuits. 2004. Vol. 39. № 12.
- Кононов В. С. Архитектуры бесконденсаторных КМОП-КНИ-АЦП для космического применения // Вестник Воронежского государственного технического университета. 2012. Т. 8. № 2.
- Taft R. C., Menkus C. A., Tursi M. R., Hidri O., Pons V. A 1.8-V 1.6-GSample/s 8-b Self-calibrating Folding ADC with 7.26 ENOB at Nyquist frequency // IEEE Journal of Solid-state Circuits. 2004. Vol. 39. № 12.
- Huang C. C., Wu J. T. A statistical background calibration technique for flash analog-to-digital converters. Department of Electronics Engineering National Chiao-Tung University, Taiwan. ISCAS, 2004.