Микросхемы памяти с низким энергопотреблением от Аlliance Semiconductor

Корпорация Alliance Semiconductor является одним из высокодинамичных производителей полупроводниковой памяти в мире.

Производство микросхем памяти остается одним из важнейших направлений развития компании.Номенклатура выпускаемых микросхем памяти включает в себя элементную базу, используемую в следующих областях высокоэффективных технологий:

• Связь: системы передачи, сотовые телефоны, системы УАТС, пейджеры, маршрутизаторы, коммутаторы, концентраторы, модемы, платы сетевого интерфейса.
• Вычислительная техника: персональные к мпьютеры, дисководы, устройства мультимедиа, принтеры.
• Системы измерения и тестирования: промышленные, медицинские, стационарные и переносные.

Номенклатура производимой корпорацией полупроводниковой памяти включает статическую оперативную память (SRAM), динамическую оперативную память (DRAM), флэш-память и комбинированные устройства «память/логика ». Статическая оперативная память, в свою очередь, ключает в себя компоненты синхронной, быстрой асинхронной памяти и микросхемы с низким энергопотреблением, изготавливаемые на основе шеститранзисторной сверхэкономичной технологии Intelliwatt, а также микросхемы однотранзисторной псевдостатической оперативной памяти.

Стратегия развития производства статической оперативной памяти со сверхнизким энергопотреблением хорошо иллюстрирует рис.1. Она характеризуется неуклонным ростом объема памяти, совместимостью с другими микросхемами SRAM по функциональным возможностям и корпусу.

Направления развития данной технологии хорошо просматриваются на рис.2. Сохраняется тенденция использования самых совершенных типов корпуса (сейчас это BGA), сохранения времени д ступа к памяти при росте ее объема.

Более подробно номенклатура выпускаемых и разрабатываемых изделий представлена в таблице 1.

Для асинхронной SRAM с низкой потребляемой мощностью (технология Intelliwatt) применяется следующая к дировка микросхем (на примере AS6UB25616-12TC) (см.табл.2).

Представим более подробно микросхемы памяти псевдостатической SRAM серии AS5VY51216 (AS5VYP51216). Основные параметры:

• Промышленный, коммерческий и расширенный температурные диапазоны.
• Организация памяти: 512 Kx16 бит.
• Базовое напряжение питания 2,3 –3,3 В.
• Напряжение вхoда/выхoда 1,65 –2,2 В.
• Время доступа 55/70/85 нс.
• Низкое энергопотребление в режимах ACTIVE и STANDBY: не более 165 мкВт при V
  _CC =3,3 В и V
  _CCQ =2,2 В.
• Совместимость с другими микросхемами SRAM по размещению выводов и функциональным возможностям.
• Совпадение длительностей времени д ступа и цикла функционирования.
• Облегченная процедура расширения памяти через вх ды CS1, CS2, OE.
• Широко распространенное распределение контактов.
• Современная система корпуса и распределения выводов — 48-ball FBGA; 6,0×8,0 мм.
• Защита от электростатического напряжения д 2000 В.
• Предельное значение тока 200 мA.

Размещение штырьков на корпусе BGA-48 приведено на таблице 3.

Логическая блок-схема управления микросхемой представлена на рис.3.

Краткое описание принципов работы устройства

Микросхемы псевдостатической оперативной памяти (PSRAM) AS5VY51216 и AS5VYP51216 п строены на основе одного маломощного транзистора (1T) CMOS. Организация памяти 524, 288 16 бит. Устройства оптимизированы для условий медленного доступа к данным, низког энергопотребления и упрощенного интерфейса. Одинаковое время доступа к адресам ячеек памяти и цикла работы (t
_AA, t
_RC, t
_WC ), составляющее 55/70/85 нс, обеспечивает дополнительную экономию энергии. Значения высокого и низкого уровней (CS1 и CS2) позволяют без проблем построить системы расширения памяти. Выводы вхoда-выхoда (I/O0 … I//O15) имеют высокое вх дное сопротивление, когда микросхема не задействована (CS1 является высоким или CS2 низким, или UB и LB являются высокими), вых ды закрыты (OE High), UB и LB закрыты (UB, LB High), а также в течение цикла записи (CS1 является низким или CS2 является высоким и WE низким). Запись в устройство памяти производится установкой нижнего значения CS1, верхнего значения CS2 и перевода в режим записи включением нижнего значения WE. Если LB нах дится на нижнем уровне,данные с выводов I/O (I/O0 … I//O7)заносятся в область, определенную адресными выводами (A0 … A18).Если UB нах дится на нижнем уровне, данные с выводов I/O (I/O8 … I//O15) заносятся в область, определенную адресными выводами (A0 … A20). При записи внешние устройства могут использовать I/O только после того, как вых ды становятся недоступными при доступном (OE) или (WE).

Считывание с устройства осуществляется выполнением Chip Select CS1 Low, CS2 High и Output Enable (OE) Low при том условии, что Write Enable (WE) High. Если выполняется Byte Low Enable (LB)Low, то данные из области, пределенной выводами адреса, поступают на выводы I/O0 … I//O7. Если выполняется Byte High Enable (UB)Low, то данные поступают на I/O8 … I//O15.

Данные устройства имеют неск лько выводов подключения источников питания и заземления, а также побайтовую запись и считывание. LB управляет I/O0-I/O7, а UB управляет I/O8-I/O15.

Все входы и вых ды микросхемы CMOS-совместимы, питание осуществляется от одног источника с напряжением питания в пределах 2,7 –3,3 В. Устройство размещено в корпусе типа JEDEC 48-ball FBGA.

Дополнительную информацию по продукции к мпании Alliance Semiconductor можно получить на сайте
www.alsc.com .