Микросхемы SigmaQuad-II/II+ и SigmaDDR-II/II+ от GSI Technology

№ 3’2018
PDF версия
Материал посвящен целевому назначению микросхем SigmaRAM, их эволюции и основным отличиям в поколениях. Статья позволяет читателю быстро сориентироваться в выборе семейства SRAM исходя из заданной производительности и характера обращений к памяти.

Введение

Внешний вид микросхем SigmaQuad

Рис. 1. Внешний вид микросхем SigmaQuad

В предыдущей статье мы уже рассмотрели семейство SyncBurst, предназначенное для компьютерного применения, и семейство No-Bus-Turnaround (NBT), которое уже удовлетворяло одному из ключевых требований для телекоммуникационного и сетевого оборудования — не создавать «мертвый» цикл переключений между операциями чтения и записи. Первыми же микросхемами, разработанными исключительно для применения в телекоммуникационном и сетевом оборудовании, стали SigmaRAM. В 2003 году появились первые SigmaQuad-I (рис. 1) и SigmaDDR-I, а затем, в 2006‑м, их полностью заменили более современными SigmaQuad-II и SigmaDDR-II. Позже появятся еще SigmaQuad-III, SigmaDDR-III и SigmaQuad-IV, SigmaDDR-IV, однако речь о них пойдет в одной из следующих статей. Сейчас мы рассмотрим лишь второе поколение SigmaRAM, востребованное не только для передачи данных на высокой скорости, но и для высокопроизводительных вычислительных платформ суперкомпьютеров, модулей видеообработки и радиолокации.

Основным параметром SigmaRAM является скорость доступа к рандомной ячейке памяти во всем адресном пространстве — Random Transaction Rate (RTR). RTR показывает число абсолютно случайных операций чтения или записи, которые память может совершать за 1 с. RTR измеряется в MT/с (1 млн транзакций/с).

Микросхемы SigmaRAM позволяют обращаться к двум любым ячейкам памяти за один тактовый цикл, и их производительность не зависит от того, к каким ячейкам происходит обращение. Все микросхемы семейства SigmaQuad обладают двумя отдельными шинами для чтения и записи данных. Quad характеризует возможность передавать 4 бит (по 2 для каждого порта) за один тактовый цикл (рис. 2).

Производительность современных SRAM

Рис. 2. Производительность современных SRAM

Благодаря этому SigmaQuad становится оптимальным выбором для систем, в которых количество одновременных операций чтения и записи примерно одинаково и операции происходят на частоте выше 250 МГц. SigmaDDR в отличие от SigmaQuad обладает только одной общей шиной данных, о чем также свидетельствует постфикс DDR, и может передавать лишь 2 бит за один тактовый цикл. Они являются подходящим решением для задач, где смена операций чтения и записи происходит редко и на частоте выше 250 МГц.

 

Отличия SigmaQuad/DDR-II от SigmaQuad/DDR-II+

Семейство SigmaQuad-II+ позволило увеличить тактовую частоту SigmaQuad-II в 1,5 раза и полосу пропускания до 72 Гбит/с при сохранении корпуса 165‑BGA.

Несмотря на то, что функционально эти семейства одинаковы, они имеют разные требования к уровню сигналов и напряжению питания. Без этих изменений SigmaQuad/DDR-II+ не смогли бы стабильно работать на более высокой частоте. Основные отличия заключаются в следующем:

Более длительная задержка чтения позволяет работать на более высокой частоте и достигать максимальной производительности.

Задержка SigmaQuad-II и SigmaDDR-II составляет 1,5 цикла, а SigmaQuad-II+ и SigmaDDR-II+ составляет 2 или 2,5 цикла.

Отсутствуют сигналы тактирования выходов C и C#. Для захвата данных на частотах, превышающих 200 МГц, рекомендуется использовать эхо-сигналы CQ и CQ#;

QVLD-вывод предназначен для облегчения работы со SRAM и предупреждает о появлении данных на шине чтения. Сигнал QVLD выравнен с эхо-сигналом и появляется на полцикла раньше, чем данные на шине.

В SigmaDDR-II+ удален режим Linear Burst Order (LBO), который использовался для выбора последовательности адресов для Burst of 2 и Burst of 4. Это сделано из-за невозможности работать на высокой частоте с активированной функцией LBO.

Улучшена целостность сигналов. SigmaQuad-II+ и SigmaDDR-II+ производятся с опцией ODT и без нее. Активация ODT включает схему терминации линий данных (D), побайтового чтения (BW#) и сигналов тактирования K и K#. Наличие ODT внутри микросхемы избавляет от необходимости использовать внешние резисторы. Для более подробного ознакомления с возможностями ODT необходимо обратиться к литературе [3].

Изменено расположение выводов в корпусе. В SigmaQuad-II и SigmaDDR-II выводы P6 и R6 применялись сигналами C и C# соответственно. В поколении с «плюсом», SigmaQuad-II+ и SigmaDDR-II+, вывод P6 предназначен для сигнала QVLD, а R6 — для ODT. Поскольку в SigmaQuad-II+ и SigmaDDR-II+ устранен режим Linear Burst Order, выводы SA0 и SA1 не используются.

SigmaQuad/DDR-II и SigmaQuad/DDR-II+ очень похожи и различаются только временными диаграммами. Благодаря одинаковой архитектуре и характеристикам при незначительных изменениях в управляющем IP-контроллере SigmaQuad/DDR-II+ может значительно улучшить производительность системы.

 

Продуктовая линейка GSI

Компания GSI Technology производит самую широкую продуктовую линейку SigmaQuad и SigmaDDR. В таблице 1 представлены основные характеристики этих семейств.

Таблица 1. Сравнение семейств SigmaQuad и SigmaDDR

 

SigmaQuad

SigmaDDR

Type II

Type II+

Type III

Type IV

Type II

Type II+

Type III

Type IV

Объем, Мбит

18–288

18–288

72–288

144

18–288

18–288

72–288

144

Шина данных

x8/9/18/36

x8/9/18/36

x18/36

x18/36

x8/9/18/36

x8/9/18/36

x18/36

x18/36

Блок коррекции ошибок
(ECC)

Нет

72 Мбит

144 Мбит

Да

Нет

72 Мбит

144 Мбит

Да

Количество банков памяти

Один

Много

Один

Много

Data Bus

Раздельные I/O

Раздельные и общие I/O

Общие I/O

Длина Burst

2, 4

2, 4

2

Максимальная
частота тактирования, МГц

278–400

450–633

500–833

933

1333

333–400

450–633

675–833

933

1333

Address Rate

B2: DDR

B4: SDR

SDR

Data Rate

DDR

DDR

Read Latency

1,5 такта

2 или 2,5 такта

3 такта

5 тактов

6 тактов

1,5 такта

2 или 2,5 такта

3 такта

5 тактов

6 тактов

Read Data Clks (CQ)

Да

Да

Write Data Clks (KD)

Нет

Да

Нет

Да

On-Chip ODT

Нет

Да

Нет

Да

Vdd, В

1,8

1,2–1,35

1,25–1,3

1,8

1,2–1,35

1,25–1,3

Vddq, В

1,5 или 1,8

1,2–1,5

1,2–1,3

1,5 или 1,8

1,2–1,5

1,2–1,3

Тип I/O

HSTL

HSTL

Корпус

165-BGA

260-BGA

165-BGA

260-BGA

13×15 мм или 15×17 мм

14×22 мм

13×15 мм или 15×17 мм

14×22 мм

Во втором поколении SigmaRAM все еще отсутствует блок коррекции ошибок (ECC). Семейства SigmaQuad-II/II+/III и SigmaDDR-II/II+/III изготавливаются по однобанковой архитектуре. Семействa SigmaQuad-IV и SigmaDDR-IV до 933 МГц выпускаются с однобанковой архитектурой, а выше 933 МГц — с многобанковой архитектурой. Только SigmaDDR-II из всего семейства SigmaDDR может работать в режиме Burst of 4.

В таблице 2 представлены основные технические возможности семейств SigmaQuad-II/II+ и SigmaDDR-II/II+. Зеленым цветом выделены лучшие показатели среди всех производителей аналогичных микросхем. GSI Technology — единственный производитель SigmaRAM на 288 Мбит.

Таблица 2. Сравнение SigmaRAM-II/II+

Объем, Мбит

18

36

72

144

144

288

Парт-номер

GS8182

GS8342

GS8662

GS81302

GS81302_

GS82582

Шина данных

x8/x9/x18/x36

x18/x36

Quad-B2, Fmax, МГц

333

357

318

500

Quad-B4, Fmax, МГц

435

550

550

550

633

550

DDR-B2, Fmax, МГц

435

550

633

550

DDR-B4, Fmax, МГц

400

375

DDR-B2 SIO, Fmax, МГц

400

375

400

Корпус
(с и без свинца)

165-BGA

165-BGA

165-BGA

165-BGA

13×15 мм, шаг 1 мм

15×17 мм, шаг 1 мм

13×15 мм, шаг 1 мм

15×17 мм, шаг 1 мм

 

IP-контроллер

Как и для всех других семейств SRAM, GSI Technology предоставляет вместе с микросхемами SigmaQuad-II, SigmaDDR-II и SigmaQuad-II+, SigmaDDR-II+ IP-контроллер для их подключения к ПЛИС. В настоящее время разработаны и отлажены IP-контрол-леры для Xilinx Virtex, Kintex 7/US/US+ и Intel (Altera) Stratix 5.

 

Заключение

SigmaQuad-II+ и SigmaDDR-II+ GS81302 144 Мбит, RL = 2,5, burst of 4 (для DDR-II+ burst of 2), х18/36 работают на рекордной частоте 633 МГц, а наличие в линейке микросхем объемом до 288 Мбит предоставляет возможность наращивания объема памяти от 72–144 до 288 Мбит, активируя только один вывод адреса. Большинство микросхем SigmaQuad-II/II+ и SigmaDDR-II/II+ выпускается в расширенных температурных диапазонах –40…+125 и –55…+125 °C с гарантией производства в течение следующих 10 лет после размещения заказа. Срок изготовления микросхем GSI составляет 6–14 недель. Микросхемы GSI Technology применяются в телекоммуникационном, сетевом оборудовании, высокопроизводительных вычислительных системах наземного и воздушного базирования, радиолокационных станциях, рентгеноскопии и измерительном оборудовании.

Литература
  1. Павлюкович  Е. Микросхемы высокопроизводительной памяти от GSI Technology // Компоненты и технологии. 2017. № 9.
  2. Павлюкович Е. Микросхемы SRAM памяти No Bus Turnaround от GSI Technology // Компоненты и технологии. 2018. № 2.
  3. White Paper. SigmaRAM Targets High Speed Networking Applications. GSI Technology. 2001.
  4. Application note AN1019. SigmaQuad-II+ and SigmaDDR-II+ On-Die Termination (ODT). GSI Technology. 2010.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *