Краткий курс HDL. Язык Verilog
Данный цикл статей посвящен описанию языка Verilog. Будут приведены примеры описаний типовых узлов схем, некоторые рекомендации по стилю выполнения описаний на этом языке и материалы по разработке тест-бенчей.
Все статьи цикла:
- Краткий курс HDL. Часть 1. Введение
- Краткий курс HDL. Часть 2.1. Описание языка Verilog
- Краткий курс HDL. Часть 2.2. Описание языка Verilog
- Краткий курс HDL. Часть 2.3. Описание языка
- Краткий курс HDL. Часть 3. О написании кода «вообще»…
- Краткий курс HDL. Часть 4. Расположение шаблонов текстовых файлов в программных инструментах различных фирм-производителей
- Краткий курс HDL. Часть 5. Написание кода, независимого от аппаратной платформы
- Краткий курс HDL. Часть 6. Написание кода, зависимого от аппаратной платформы
- Краткий курс HDL. Часть 7. Несколько слов об отладке проекта
- Краткий курс HDL. Часть 8. Моделирование в ModelSim SE
- Краткий курс HDL. Часть 9. Параметризируемые модели
- Краткий курс HDL. Часть 10. Несколько слов о «сбросе»
- Краткий курс HDL. Часть 11. Асинхронные частоты, пересечение клоковых доменов и синхронизация
- Краткий курс HDL. Часть 12. Дополнения к разделу об автоматах состояний. Многоядерность, многозадачность, многопоточность