Оценка потребляемой мощности и выбор системы питания ПЛИС Xilinx. Часть 2

Все статьи цикла:

• Оценка потребляемой мощности и выбор системы питания ПЛИС Xilinx. Часть I
• Оценка потребляемой мощности и выбор системы питания ПЛИС Xilinx. Часть II

Уточнение потребляемой мощности

Оценка потребляемой мощности с помощью Xilinx Power Estimator может быть существенно уточнена путем соблюдения ряда рекомендаций. Прежде всего, необходимо рассмотреть потребление кристалла при наихудших условиях — с точки зрения потребляемой мощности это означает превышение уровня напряжения питания ядра ПЛИС на 5% относительно номинала. В качестве примера в таблице 2 приведены сведения об изменении потребляемой мощности для FPGA Virtex-5.

Судя по таблице 2, изменения в динамической составляющей потребляемой мощности достаточно заметны. Разумеется, попытка уменьшить потребление путем подстройки напряжения питания не может считаться надежным методом решения конструкторских задач, так как существует риск получить нестабильную работу ПЛИС или ее выход из строя в результате колебаний уровня питания и его выхода за пределы абсолютно допустимых значений. Поэтому напряжение питания все же следует выставлять на номинальный уровень, но быть готовыми к тому, что из-за отклонения напряжения «вверх» рост потребляемой мощности может достигать 10%.

Следует заметить, что при определении временных характеристик проекта САПР ПЛИС использует как раз минимальное напряжение питания, потому что в этом случае появляется возможность оценить наихудшие варианты задержек распространения сигналов. Только в том случае, если разработчик твердо уверен, что сможет обеспечить нестабильность Vccint лучше, чем допустимые 5%, ему следует использовать гарантируемое им минимальное напряжение для оценки производительности проекта, а максимальное — для оценки потребляемой мощности.

Далее следует максимально корректно оценить частоту переключения ресурсов ПЛИС. На главной странице рабочего листа XPE имеется кнопка «Import from ISE», которая может быть использована для загрузки информации о тактовых сигналах проекта (рис. 5). Для этого требуется провести его трассировку, то есть иметь хотя бы черновой вариант устройства, для которого был запущен процесс Implement. Этот параметр очень трудно оценить с высокой точностью, потому что, к примеру, для устройств обработки данных он существенно зависит от конкретных значений и их последовательности. Например, если многоразрядная шина обрабатывает данные, состоящие преимущественно из нулей, то интенсивность переключений окажется минимальной. В итоге для потребляемой мощности можно получить как величину пикового потребления, которое возникнет в гипотетической ситуации, когда каждым тактом переключается состояние всех элементов проекта, так и величину усредненного потребления, наблюдающегося в наиболее типичной ситуации. Как уже отмечалось, коэффициент переключения для большинства цепей общего назначения выбирается равным 0,125, что означает соотношение типичной и пиковой мощностей как 1:8. Таким образом, по поводу энергопотребления FPGA можно сделать замечание, что эти устройства потенциально способны потреблять довольно большую мощность (что требует качественного источника питания, способного обеспечить большую пиковую нагрузку), но в наиболее вероятных режимах работы потребление будет в несколько раз меньше потенциально возможного.

Отдельным вопросом является период повышенного энергопотребления в процессе загрузки конфигурации. Поскольку ПЛИС с архитектурой FPGA хранят конфигурацию в статической памяти, которая требует относительно много энергии в процессе записи, то существенно увеличенное потребление является ожидаемым. Повышенное (нередко в несколько раз по сравнению с обычным режимом работы) потребление FPGA часто становится основой для приписывания этим устройствам какой-то особой «энергонеэффективности», что справедливо лишь отчасти (рис. 6). Действительно, наличие дополнительных устройств, программируемых коммутационных элементов, конфигурационной памяти обусловливает большее потребление по сравнению с ASIC сопоставимой функциональности. В то же время, блочная память, блоки DSP48, высокоскоростные приемопередатчики представляют собой аппаратные IP-ядра, то есть они совершенно аналогичны подобным устройствам, входящим в состав ASIC. Вследствие этого создание, например, устройства для цифровой обработки сигналов даст в результате сопоставимое с ASIC энергопотребление, поскольку основной вклад в потребляемый ток будут вносить аппаратно выполненные блоки DSP48.

Рекомендации по снижению потребляемой мощности

При разработке проектов на базе FPGA можно использовать ряд архитектурных и инженерных приемов, которые приведут к снижению потребляемой мощности. Например, все FPGA Xilinx имеют гарантированный цикл установки всех синхронных ресурсов проекта в начальное состояние. Таким образом, триггеры проекта принимают при старте нулевое значение не потому, что на них ранее не было подано питание, а потому, что в процессе загрузки конфигурации был проведен специальный цикл их инициализации (инициализация триггеров по умолчанию может быть проведена не только логическим нулем, но и единицей). Если же разработчик, стараясь обеспечить сброс всех компонентов проекта, предусмотрит отдельные программируемые цепи сброса, то результат может оказаться таким, как показано на рис. 7. Если сброс проекта выполняется однократно при включении питания, то все показанные цепи просто дублируют операцию, гарантированно выполняющуюся в процессе загрузки конфигурации. Однако они не только занимают лишние трассировочные ресурсы, но и обеспечивают лишнее потребление мощности в процессе работы.

Другим схемотехническим приемом снижения потребляемой мощности является уменьшение количества одновременно работающих блоков. В качестве примера на рис. 8 показаны различные варианты реализации памяти на основе четырех блоков BRAM. Требуемые 2k×36 могут быть получены установкой блоков либо «параллельно», в одном и том же адресном пространстве, либо «последовательно», когда каждый блок организован в виде 512×36, и требуется дешифрация старших разрядов адреса, чтобы определить, в каком именно блоке находится нужный адрес. Дешифрация адреса и мультиплексирование данных выполняются отдельными цифровыми узлами, собираемыми на программируемых ячейках, поэтому с точки зрения быстродействия и ресурсов кристалла вариант с параллельно работающими блоками с организацией 2k×9 выглядит предпочтительнее.

Однако с точки зрения потребляемой мощности ситуация совершенно противоположная. В более быстром варианте при чтении ячейки памяти необходимо «собрать» ее из четырех блоков RAM. Для этого каждая операция с памятью задействует все четыре блока, что приводит к их повышенному потреблению. И напротив, снятие сигналов Clock Enable со всех блоков памяти, кроме требуемого, снижает энергопотребление проекта, но увеличивает задержки распространения сигналов.

Приблизительно 10% потребляемой памятью мощности можно также сэкономить, выбрав атрибут «No Read on Write» вместо устанавливаемого по умолчанию «Read Before Write». В эт ом случае доступ к одной и той же ячейке на чтение и запись не будет приводить к обновлению выходных регистров блока памяти. Такой режим не всегда приемлем, поскольку вполне возможны проекты, интенсивно использующие обмен с памятью именно в двупортовом режиме — на чтение и на запись по произвольным адресам. Однако в случае, когда операции чтения и записи разделены по времени (необязательно путем введения специальных ограничивающих схем, достаточно просто не инициировать такие операции в управляющем устройстве), режим «No Read on Write» вполне безопасен с точки зрения обеспечения требуемой логики работы устройства.

При создании цифровых узлов с помощью языков описания аппаратуры средства синтеза имеют возможность выбора альтернативных вариантов реализации, различающихся производительностью, объемом ресурсов и энергопотреблением. Для выбора наиболее экономичных схем в среде разработки ISE можно установить свойство «Power Reduction» в настройках процесса Map.

Системы питания производствакомпании Emerson

Компания Emerson хорошо известна своими системами питания различного вида (AC-DC, DC-DC). Чтобы составить примерное впечатление о спектре продукции Emerson, можно обратиться к рис. 9, где показан пример реализации комплекса питания для устройств различного типа, использующий только продукты Emerson. Для практического проектирования интерес представляют модули «последней линии», формирующие напряжения для питания непосредственно микросхем FPGA. В зависимости от потребляемого тока входное напряжение для этих модулей может быть сформировано разными способами, поэтому компоненты для понижения сетевого напряжения до уровня, приемлемого для DC/DC-преобразователя могут быть выбраны из достаточно широкого набора. В то же время выбор выходного DC/DC-преобразователя есть смысл производить разработчику конфигурации FPGA, который имеет возможность оценить потребляемый ток с помощью утилиты Xilinx Power Estimator.

Для обеспечения питания непосредственно микросхем FPGA имеет смысл использовать DC/DC-преобразователи Emerson, которые подразделяются на следующие классы.

C-class — economy

В этот класс входят модули питания с выходным напряжением 0,9–5 В и током 6–40 А. Серии SIL (Serial In-Line) и SMT (Surface Mounting) имеют в своем составе по восемь разновидностей модулей. Данные устройства представляют интерес для организации питания FPGA большого объема (и систем на их основе). В таблице 3 приводятся их технические характеристики, а внешний вид показан на рис. 10.

C-class — high-density

Это семейство компактных модулей питания, обеспечивающих ток от 3 до 40 А, в разных модификациях. Интерес представляют модули LDO (рис. 11), хорошо подходящие для обеспечения питания FPGA среднего логического объема. В качестве примера можно привести платы серии ML401/402/403 фирмы Xilinx, где для FPGA XC4VLX25/SX35/ FX12 (соответственно) выбраны модули питания в 6 А для линий 1,2 В (ядро) и 3,3 В (периферия). Эти величины нагрузочного тока, выбранные конструкторами Xilinx для оценочных плат, вполне могут выступать в качестве некой отправной точки для выбора модулей питания при разработке новых устройств на FPGA приблизительно того же объема. В таблице 4 приведены технические характеристики модулей питания C-class high-density.

E-class — performance

Данный класс включает в себя модули питания с током 5–30 А и высоким КПД (92–96%), что позволяет достигать производителю высокой плотности тока (140 А/дм²).

F-class — fast Transient Response

К этому классу относятся пять модулей с током 12 и 15 А. Отличительной чертой модулей данного класса является высокая скорость нарастания выходного тока — до 300 А/мкс.

Последние два класса могут быть полезны при наличии соответствующих требований к устройству — высокого КПД и резких колебаний потребляемого тока. Однако для организации питания FPGA рекомендуется рассмотреть возможность применения модулей LDO и SMT (для проектов с большим потреблением).

По поводу поставок продукции можно обращаться в КТЦ «Инлайн Груп», который является партнером Emerson Network Power. Внимание к продукции данной фирмы, как упоминалось в первой части статьи, связано не только с примечательными техническими характеристиками рассмотренных модулей питания и удобством применения их для питания FPGA, но и с возможностью для российских разработчиков приобретать такие модули вместе с FPGA Xilinx.

Литература

1. http://www.xilinx.com/support/documentation/white_papers/wp285.pdf Virtex-5 FPGA System Power Design Considerations
2. http://www.xilinx.com/support/documentation/white_papers/wp353.pdf Seven Steps to an Accurate Worst-Case Power Analysis Using Xilinx Power Estimator (XPE)
3. http://www.powerconversion.com

Статьи последних номеров доступны только в печатном варианте. Вы можете приобрести свежие номера журнала «Компоненты и технологии» в свободной продаже или заказать в редакции. Извините за доставленные неудобства.