Защита входных каскадов АЦП с дискретизацией на ВЧ: отнюдь не черная магия

№ 6’2015
PDF версия
Проектирование входного аналогового интерфейса любого высокопроизводительного аналого-цифрового преобразователя (АЦП), особенно АЦП с дискретизацией на высокой частоте (ВЧ), является критически важным этапом с точки зрения достижения желаемого качества системы. Во многих случаях АЦП с дискретизацией на ВЧ выполняет оцифровку сигналов, имеющих полосу в сотни мегагерц. В зависимости от требований к системе входной интерфейс может быть активным (на базе усилителя) или пассивным (на базе трансформатора или балуна), и в обоих случаях для обеспечения оптимальных показателей АЦП в представляющей интерес полосе частот необходимо очень внимательно отнестись к выбору компонентов.

Введение

АЦП с дискретизацией на ВЧ выпускаются на базе субмикронных технологий КМОП, и законы физики полупроводниковых устройств говорят нам, что чем меньше геометрия транзисторов, тем меньше максимальное поддерживаемое рабочее напряжение. Абсолютные максимальные значения напряжений, которые не должны превышаться, исходя из соображений надежности, указываются производителем в техническом описании преобразователя. Сравнение технических описаний преобразователей предыдущих поколений с техническими описаниями современных АЦП с дискретизацией на ВЧ свидетельствует о постепенном уменьшении этих напряжений.

При проектировании радиоприемников, где АЦП используется для оцифровки входного сигнала, разработчики должны уделять повышенное внимание абсолютному максимальному входному напряжению. Этот параметр напрямую влияет на надежность АЦП и его характеристики на протяжении срока эксплуатации. Низкая надежность АЦП может привести к тому, что вся радиосистема станет бесполезной, а стоимость его замены может быть весьма существенной.

Для снижения риска перегрузки по напряжению АЦП с дискретизацией на ВЧ содержат схему порогового детектирования, которая позволяет приемнику выполнять компенсацию, подстраивая коэффициент усиления в контуре автоматической регулировки усиления (АРУ). Однако в конвейерных АЦП из-за внутренней задержки, присущей данной архитектуре, высокие напряжения легко могут проникать во входной интерфейс и потенциально причинить вред входным каскадами АЦП. В этой статье обсуждается простой метод, который может дополнить схему АРУ в плане защиты АЦП.

 

Архитектуры входных каскадов

АЦП с дискретизацией на ВЧ могут быть реализованы на базе различных архитектур, и наиболее распространенной является конвейерная архитектура, в которой для преобразования сигнала из аналоговой формы в цифровую используется несколько последовательно соединенных каскадов. Первый, наиболее критичный каскад может быть буферизированным или небуферизированным. Выбор одного из двух вариантов зависит от ограничений проекта и требований к характеристикам. Так, у буферизированного АЦП обычно лучше показатель SFDR (динамический диапазон, свободный от побочных составляющих), однако он потребляет больше мощности по сравнению с небуферизированным АЦП.

Эквивалентная схема входного каскада небуферизированного АЦП с дискретизацией на ВЧ

Рис. 1. Эквивалентная схема входного каскада небуферизированного АЦП с дискретизацией на ВЧ

В зависимости от того, является АЦП буферизированным или небуферизированным, будет меняться и схема входного интерфейса. Дополнительный последовательный резистор, необходимый в схеме с небуферизированным АЦП для смягчения эффектов от бросков входного обратного тока, также улучшает уровень SFDR. На рис. 1 и 2 изображены упрощенные эквивалентные схемы входных каскадов небуферизированного (AD9625) и буферизированного (AD9680) АЦП с дискретизацией на ВЧ. Для простоты показаны только входы несимметричного сигнала.

Эквивалентная схема входного каскада буферизированного АЦП с дискретизацией на ВЧ

Рис. 2. Эквивалентная схема входного каскада буферизированного АЦП с дискретизацией на ВЧ

Независимо от архитектуры, абсолютное максимальное напряжение, выдерживаемое входными каскадами АЦП, определяется напряжениями, которые могут выдерживать используемые в них полевые МОП-транзисторы. Схема буферизированного входного каскада более сложная и потребляет больше мощности по сравнению с небуферизированным входным каскадом. В АЦП применяется несколько различных типов буферов, и самый распространенный из них — истоковый повторитель.

 

Механизмы отказа

Механизм отказа отличается для буферизированного и небуферизированного АЦП, однако, как правило, он является следствием превышения максимального допустимого напряжения затвор-исток (VGS) или сток-исток (VDS). Эти напряжения иллюстрирует рис. 3.

Критические напряжения для МОП-транзистора

Рис. 3. Критические напряжения для МОП-транзистора

Так, если VDS выше максимального допустимого напряжения, то возникает пробой сток-исток. Это обычно происходит, когда полевой МОП-транзистор закрыт и к стоку прикладывается чрезмерно высокое по отношению к истоку напряжение. Если VGS превышает максимальное допустимое напряжение, возникает смыкание стокового и истокового переходов, которое также называют пробоем оксидного слоя. Это обычно происходит, когда МОП-транзистор открыт и к затвору прикладывается чрезмерно высокое по отношению к истоку напряжение.

Механизм отказа в небуферизированном АЦП

На рис. 4 изображен входной каскад небуферизированного АЦП. Процесс выборки управляется противофазными тактовыми сигналами Φ и /Φ, которые играют роль сигнала выборки/хранения для МОП-транзистора M1 и сигнала сброса для МОП-транзистора M2. Когда M1 открыт, M2 закрыт, конденсатор CSW отслеживает напряжение входного сигнала (режим выборки, или слежения). Когда M1 закрыт, M2 открывается после срабатывания компаратора в M‑битном ЦАП (после завершения преобразования), обнуляя напряжение на CSW и подготавливая конденсатор к следующей фазе выборки. Эта схема обычно работает как хорошо смазанный механизм.

Механизм отказа во входном каскаде небуферизированного АЦП

Рис. 4. Механизм отказа во входном каскаде небуферизированного АЦП

В то же время под воздействием высоких входных напряжений возможно превышение предельного значения напряжения сток-исток для M2. В момент выборки высокого входного напряжения (M1 открыт, M2 закрыт) M2 подвергается высокому VDS. M2 закрыт в течение интервала времени менее половины периода тактового сигнала выборки, однако даже такое импульсное воздействие может погубить надежность схемы и сделать АЦП бесполезным. M1 подвергается высокому VDS в режиме сброса (M1 закрыт, M2 открыт), поскольку входной сигнал прикладывается к его стоку.

Механизм отказа в буферизированном АЦП

На рис. 5 изображен входной каскад буферизированного АЦП. В нем применяется та же схема синхронизации с сигналами выборки и сброса. Независимо от фазы сигналов, при воздействии высокого входного напряжения на затвор буфера M3 возникает стрессовая нагрузка на схему, порождающую токи I1 и I2. Источник тока I1 реализован при помощи МОП-транзистора с каналом p‑типа, а источник тока I2 — при помощи МОП-транзистора с каналом n‑типа. Высокое напряжение на затворе M3 вызывает появление высокого VDS на обоих МОП-транзисторах, I1 и I2. Кроме того, высокое напряжение на затворе M3 может приводить к пробою оксидного слоя.

Механизм отказа во входном каскаде буферизированного АЦП

Рис. 5. Механизм отказа во входном каскаде буферизированного АЦП

Из-за отличий в механизмах пробоя буферизированного и небуферизированного АЦП различаются и абсолютные максимальные входные напряжения, как показано в таблице 1.

Таблица 1. Абсолютные максимальные значения параметров для буферизированного и небуферизированного АЦП

АЦП

Геометрия процесса, нм

Тип входного каскада

Абсолютное максимальное входное напряжение, В

Размах дифференциального напряжения, В

14 бит/105 MSPS

350

Буферизированный

7

9,2

14 бит/125 MSPS

180

Небуферизированный

2

4,5

16 бит/250 MSPS

180

Буферизированный

3,6

6

12 бит/2.5 GSPS

65

Небуферизированный

1,52

4

14 бит/1,0 GSPS

65

Буферизированный

3,2

4,6

 

Защита входных каскадов АЦП при помощи диода TVS

Защиту входных каскадов АЦП от высоких напряжений можно обеспечить несколькими способами. Некоторые АЦП, в частности АЦП с дискретизацией на ВЧ, содержат встроенную схему порогового детектора, выдающую сигнал при превышении запрограммированного порога. Выходной сигнал детектора с коротким временем реакции (fast detect) обладает некоторой задержкой, указанной в техническом описании, поэтому даже при его использовании входные каскады АЦП подвержены чрезмерным воздействиям в течение непродолжительного времени.

Высокие напряжения могут быть ограничены при помощи диодов‑стабилизаторов импульсных напряжений (transient-voltage-stabilizer, TVS), однако они негативно влияют на характеристики АЦП в нормальном рабочем режиме. На рис. 6 изображена схема, в которой для защиты от перегрузки по напряжению используются диоды TVS.

Входной интерфейс АЦП с защитой на базе диодов TVS

Рис. 6. Входной интерфейс АЦП с защитой на базе диодов TVS

Диоды TVS защищают входные каскады АЦП, ограничивая чрезмерно высокие напряжения, но при этом серьезно ухудшают характеристики гармонических искажений. На рис. 7 дано сравнение результатов БПФ выходного сигнала 14‑разрядного небуферизированного АЦП с быстродействием 250 MSPS при подаче на его вход входного сигнала с частотой 30 МГц и уровнем 1 dBFS для случаев, когда во входном интерфейсе используется диод TVS и когда диод не используется.

Сравнение результатов БПФ для входного интерфейса АЦП с защитным диодом TVS и без

Рис. 7. Сравнение результатов БПФ для входного интерфейса АЦП с защитным диодом TVS и без

Диоды TVS особенно сильно ухудшают уровень нечетных гармоник, поскольку в обычном режиме (не в режиме ограничения) они играют роль обратно смещенного диода. Pn-переход диода обладает емкостью CJ0, которая, при взаимодействии с обратным током, вызываемым процессом коммутации внутри АЦП, порождает напряжение, смешиваемое с аналоговым входным сигналом. Таким образом, выборке в АЦП подвергается суммарный результат смешения, который содержит высокую гармонику третьего порядка. Процесс ограничения в диодах TVS иллюстрирует временная диаграмма на рис. 8. Это не означает, будто диоды TVS не подходят для защиты входного каскада АЦП, а свидетельствует лишь о том, что необходимо внимательно проанализировать характеристики и более тщательно подойти к выбору типа диода для получения желаемого качества преобразования.

Ограниченный сигнал после прохождения через защитный диод TVS во входном каскаде

Рис. 8. Ограниченный сигнал после прохождения через защитный диод TVS во входном каскаде

 

Защита входных каскадов АЦП с дискретизацией на ВЧ при помощи диодов Шоттки

Благодаря широкой полосе и высокому быстродействию (более 1 ГГц и 1 GSPS соответственно) применение АЦП с дискретизацией на ВЧ упрощает проектирование радиоприемников. Они избавляют от необходимости в большом количестве каскадов смешения перед АЦП, однако при этом входные каскады становятся уязвимыми к перегрузке по напряжению. На рис. 9 показана типичная схема входного интерфейса АЦП с дискретизацией на ПЧ на базе усилителя. Новое поколение усилителей, созданных специально для работы с такими АЦП, имеет вход быстрого переключения коэффициента усиления (fast-attack). Данный вывод можно сконфигурировать при помощи последовательного периферийного интерфейса (SPI) для ослабления выходных сигналов на заданную величину и подключить к выходу детектора с коротким временем реакции, интегрированного в АЦП. Примером такого усилителя нового поколения является ADA4961. Интегрированный детектор с коротким временем реакции есть, например, в АЦП AD9680 и AD9625.

Подключение усилителя с быстрым переключением коэффициента (КУ) усиления к АЦП с интегрированным детектором с коротким временем реакции

Рис. 9. Подключение усилителя с быстрым переключением коэффициента (КУ) усиления к АЦП с интегрированным детектором с коротким временем реакции

Топология, приведенная на рис. 9, хорошо работает, пока входные напряжения находятся в пределах допустимого диапазона. Но если на такой приемный тракт поступает короткий импульс высокого напряжения, то выходные сигналы усилителя будут достигать его напряжения питания (в данном случае 5 В), что существенно выше максимального допустимого напряжения на входах АЦП. Схема быстрого детектирования имеет некоторую задержку (28 периодов тактовой частоты, или 28 нс для AD9680-1000), поэтому к моменту, когда сигнал о необходимости переключения коэффициента усиления поступит на усилитель, АЦП уже будет подвергнут воздействию высокого напряжения в течение нескольких периодов тактового сигнала. Это может повлечь снижение надежности АЦП, и в проектах, где такой риск недопустим, потребуется использование дополнительных средств защиты. В данных ситуациях может быть полезен быстродействующий диод Шоттки с очень малыми собственной и паразитной емкостями. Ключевые параметры, необходимые для выбора диода, можно найти в техническом описании АЦП.

Напряжение обратного пробоя (VBR) определяется максимальным допустимым напряжением на входных выводах AD9680 (примерно 3,2 В относительно AGND), и поэтому его выбирают равным 3 В.

Емкость перехода диода (CJ0) должна быть как можно ниже, чтобы он не влиял на динамические характеристики АЦП (отношение сигнал-шум/SFDR) в нормальном рабочем режиме.

На рис. 10 изображен пассивный входной интерфейс, в котором непосредственно перед АЦП добавлен диод Шоттки. На примере пассивного входного интерфейса проще всего продемонстрировать, что диод Шоттки способен обеспечить защиту входных каскадов АЦП без ухудшения динамических характеристик.

Пассивный входной интерфейс АЦП с дискретизацией на ПЧ с применением диода Шоттки

Рис. 10. Пассивный входной интерфейс АЦП с дискретизацией на ПЧ с применением диода Шоттки

Используемый в примере АЦП был протестирован в диапазоне частот входных сигналов до 2 ГГц, поэтому для работы с ним был выбран ВЧ-диод Шоттки (RB851Y). В таблице 2 приведены ключевые параметры RB851Y, благодаря которым он хорошо подходит для данной задачи. Чтобы показать, что диоды действительно предотвращают превышение абсолютного максимального напряжения на входе АЦП (3,2 В относительно AGND), был проведен ряд испытаний. На рис. 11 изображен несимметричный входной сигнал АЦП (вывод VIN+АЦП) при воздействии на схему высокого входного напряжения на частоте 185 МГц. Диоды Шоттки ограничивают напряжение на уровне приблизительно 3 В по отношению к AGND, предотвращая достижение входными напряжениями предельного значения 3,2 В. На рис. 12 изображен дифференциальный сигнал на входах AD9680 после ограничения диодами Шоттки.

Несимметричный входной сигнал АЦП, ограниченный диодом Шоттки

Рис. 11. Несимметричный входной сигнал АЦП, ограниченный диодом Шоттки

Дифференциальный входной сигнал AD9680, ограниченный диодами Шоттки

Рис. 12. Дифференциальный входной сигнал AD9680, ограниченный диодами Шоттки

Таблица 2. Ключевые параметры диода Шоттки, используемого для защиты входных каскадов АЦП с дискретизацией на ВЧ

Параметр

Значение

Единица измерения

Комментарии

Обратное напряжение, VR

3

В

Абсолютное максимальное значение при VIN± = 3,2 В в соответствии с техническим описанием AD9680

Емкость между выводами, CJ0 или Ct

0,8

пФ

Меньше влияние на характеристики АЦП в нормальных условиях

Затем были измерены характеристики в нормальном рабочем режиме. В качестве входного интерфейса AD9680 была использована рекомендуемая схема включения из технического описания, однако она была модифицирована в соответствии с рис. 10. Частота аналогового входного сигнала изменялась в диапазоне от 10 МГц до 2 ГГц. В теории крайне низкое значение CJ0 не должно влиять на отношение сигнал-шум и SFDR АЦП.

Диоды Шоттки совсем не влияют на отношение сигнал-шум, однако, как показано на рис. 13, в характеристике SFDR наблюдаются отклонения от ожидаемого значения на некоторых частотах. Это может быть вызвано рассогласованием в дифференциальном сигнале или влиянием импульсных обратных токов АЦП. Оценочная плата, использованная при испытаниях, была спроектирована для работы в широкой полосе (от нуля до 2 ГГц), и хотя в целом она обеспечивает хорошие характеристики во всем диапазоне, некоторые компоненты могут оказывать взаимное влияние с диодами Шоттки на определенных частотах.

Зависимость отношения сигнал-шум/SFDR от частоты аналогового входного сигнала для AD9680 с защитными диодами Шоттки

Рис. 13. Зависимость отношения сигнал-шум/SFDR от частоты аналогового входного сигнала для AD9680 с защитными диодами Шоттки

В большинстве приложений применение всего диапазона шириной 2 ГГц целиком не требуется, поэтому входной интерфейс можно оптимизировать для работы с необходимой полосой. Тщательный выбор диода Шоттки позволяет реализовать дополнительную защиту входных каскадов АЦП с внутренним детектором в рамках схемы входного интерфейса на базе усилителя с быстрым переключением усиления, как показано на рис. 14.

Входной интерфейс AD9680 на базе усилителя ADA4961 с использованием диодов Шоттки

Рис. 14. Входной интерфейс AD9680 на базе усилителя ADA4961 с использованием диодов Шоттки

 

Заключение

В этой статье было продемонстрировано применение диода Шоттки для защиты входных каскадов АЦП с дискретизацией на ВЧ от повышенного напряжения. Ключом к созданию хорошо работающей схемы является внимательное изучение технического описания диода. Это в особенности важно для достижения оптимального качества преобразования в интересующей полосе. Выход интегрированного в АЦП детектора с коротким временем реакции можно подключить к имеющемуся в усилителях последнего поколения входу быстрого переключения коэффициента усиления для реализации контура автоматической регулировки усиления.

Литература
  1. Castera J., Reeder R. Wideband A/D Converter Front-End Design Considerations II: Amplifier or Transformer Drive for the ADC? Analog Dialogue, Volume 41, Number 1, 2007.
  2. Das D. R. Techniques for Low Distortion Buffering of High-Speed Switched Capacitor ADCs. Massachusetts Institute of Technology, 1997.
  3. Kester Wt. The Data Conversion Handbook. MT‑228: High Speed ADC Analog Input Interface Considerations. Analog Devices, Inc., 2004.
  4. MT-228: High Speed ADC Analog Input Interface Considerations.
  5. Reeder R. Kicking Back at High-Speed, Unbuffered ADCs. Electronic Design, 2011.
  6. Reeder R. Test High-Speed ADCs for Analog-Input Phase Imbalance. UBM Electronics, 2011.
  7. Shedge D., Itole D., Gajare M., Wani P. Analysis and Design of CMOS Source Followers and Super Source Follower. ACEEE.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *