Статический временной анализ в физическом проектировании цифровых интегральных схем

В статье рассматривается статический временной анализ для верификации временных характеристик проектируемой цифровой интегральной схемы. Представлены основные причины возникновения задержек, показана их зависимость от PVT- и RC-параметров. Рассмотрены принципы формирования углов анализа (analysis views), учитывающих флуктуации внешних и технологических параметров производства и позволяющих обеспечить надежность функционирования микросхемы во всем диапазоне заданных условий.