Краткий курс HDL.
Часть 2.1. Описание языка Verilog

Начало описания языка Verilog и немного о VHDL для сравнения.

Краткий курс HDL.
Часть 1. Введение

Данный цикл статей посвящен описанию языка Verilog. Будут приведены примеры описаний типовых узлов схем, некоторые рекомендации по стилю выполнения описаний на этом языке и материалы по разработке тест-бенчей.

ModelSim — система моделирования цифровых устройств

Одна из характерных тенденций современного этапа развития технологии проектирования цифровых систем — применение языков описания аппаратуры HDL (Hardware Description Language) высокого уровня, среди которых наибольшее распространение получили VHDL и Verilog.