Использование приложения HDL Coder системы MATLAB/Simulink для реализации квантованных КИХ-фильтров в базисе ПЛИС

Использование формата с фиксированной запятой позволяет получать высокую скорость вычислений [1]. Однако при проектировании квантованных КИХ-фильтров с фиксированной запятой необходимо учитывать следующие факторы: диапазон для результатов вычислений; требуемую погрешность результата; ошибки, связанные с квантованием; алгоритм реализации вычислений и др. Поэтому цель авторов статьи — показать, к...

СнК, БМК или ПЛИС:
выбор варианта исполнения цифровой интегральной схемы

Разработчики цифровой аппаратуры широко применяют программируемые логические интегральные схемы (ПЛИС). Однако во многих случаях для решения тех же задач целесообразно выбирать другие варианты исполнения цифровых схем — например, базовые матричные кристаллы (БМК) или специализированные заказные интегральные схемы, в частности системы-на-кристалле (СнК). В статье описаны области применения трех ...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite

Продолжаем цикл статей по вопросам практического использования кристаллов расширяемых процессорных платформ Extensible Processing Platform (EPP) семейства Zynq 7000 AP SoC, выпускаемых фирмой Xilinx. В предыдущей публикации [10] были представлены основные этапы и средства автоматизированного проектирования встраиваемых микропроцессорных систем, реализуемых на базе указанных кристаллов. В настоя...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite

В данной части статьи рассматривается создание модуля описания верхнего уровня иерархии проекта разрабатываемой встраиваемой системы и подготовка файла временных и топологических ограничений проекта ее аппаратной части.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite

Продолжение. Начало в №;4`2014 В этой части статьи рассмотрены следующие этапы проектирования ВМПС: Включение IP-компонентов периферийных устройств, конфигурируемых на базе ресурсов программируемой логики PL, в спецификацию аппаратной платформы MHS Настройка параметров конфигурирования периферийного ядра AXI General Purpose IO Проверка...

Комплект Icicle для разработки СнК ПЛИС PolarFire на основе архитектуры RISC-V от Microchip

Компания Microchip Technology предлагает первый в отрасли комплект разработчика СнК ПЛИС на базе RISC-V для PolarFire — недорогой системы-на-кристалле с малым потреблением. Комплект Icicle Development Kit для СнК ПЛИС PolarFire позволяет объединить усилия многих партнеров по экосистеме Mi-V, чтобы ускорить реализацию проектов и их промышленное внедрение в разных отраслях. Теперь у разработчиков СнК ПЛИС на базе архитектуры RISC-V появилась возможность приступить к проектированию и оценить широкий ряд экосистемной продукции RISC-V, к которой относятся операционные системы реального времени ...

«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2, авторизованного тренинг-партнера Xilinx

Компания Макро Групп теперь сотрудничает с компанией PLC2 GmbH (Германия), авторизованным тренинг-партнером (ATP) Xilinx, в области обучения технологиям Xilinx. Подготовленные PLC2 тренинги и учебные курсы доступны на территории России и СНГ и будут проводиться совместными усилиями обеих компаний. Первый совместный вебинар-тренинг по теме «Временные ограничения и анализ в Vivado» («Vivado Timing Constraints») проведет основатель PLC2 Евгений Красин. Вебинар пройдет на английском языке, с переводом на русский. В начале вебинара Евгений кратко расскажет о PLC2, ее учебных курсах и о ...

Организация питания радиационно-стойких ПЛИС с применением DC/DC-преобразователей компании Microsemi

Постоянное совершенствование оборудования, используемого в космических программах, напрямую связано с развитием электронно-вычислительной техники. Повышение объемов обрабатываемых данных и скорости передачи информации требует применения высокопроизводительных радиационно-стойких программируемых логических ИС (ПЛИС), для питания которых обычно необходимо несколько номиналов стабильных напряжений...

Комплект разработки программ и нейросетевые IP-ядра Microchip

Проект Smart Embedded Vision компании Microchip Technology Inc. позволяет реализовать энергоэффективные функции формирования логических выводов в краевых приложениях, упрощая реализацию программных алгоритмов в ПЛИС PolarFire. Комплект VectorBlox Accelerator Software Development Kit (SDK) от Microchip, существенно дополняющий портфель решений в этом сегменте рынка, позволяет воспользоваться преимуществами ПЛИС PolarFire компании Microchip для создания приложений с гибкими оверлейными нейросетями с малым энергопотреблением, исключая необходимость в изучении средств проектирования ПЛИС. ПЛИС ...

Создание защищенных пользовательских приложений на базе СнК SmartFusion2 компании Microsemi. Часть 7. Доверенное программирование микросхем в недоверенном окружении. Общие положения

Одной из важнейших задач жизненного цикла защищенных приложений является возможность обновления программного обеспечения в полевых условиях. Для выполнения этой задачи существует ряд технологий, например технология доверенной загрузки, которую автор описывал в предыдущих публикациях [12, 13]. В данной и следующей статьях рассмотрено решение компании Microsemi, называемое «доверенное программиро...