Процесс разработки проекта для ПЛИС в пакете Actel Libero IDE. Часть I

С появлением новых семейств многократно программируемых ПЛИС Аctel ProASIC3/E/L, IGLOO/E/Plus и Fusion, изготовленных по технологии FLASH, значительно возрос интерес к продукции компании и, соответственно, к средствам разработки — пакету Actel Libero IDE. Данная статья открывает цикл публикаций, в которых будут рассмотрены основные принципы и этапы процесса разработки и верификации проекта в ин...

Оценка потребляемой мощности и выбор системы питания ПЛИС Xilinx . Часть 1

Система питания является неотъемлемой частью любого электронного устройства. В случае системы на базе ПЛИС ее правильный выбор очень важен по целому ряду причин. Прежде всего, энергопотребление ПЛИС с архитектурой FPGA может быть достаточно высоким, что усложняет проектирование подходящей системы питания. Кроме того, высокая стоимость самой FPGA обуславливает чрезмерно высокую цену ошибки при в...

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть III

Разработка описаний компонентов, предоставляющих возможность использования виртуальных входов и выходов в процессе аппаратной отладки проектируемого устройства, на основе параметризированного модуля Virtual Input/Output с помощью средств Xilinx CORE Generator.

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть II

В предыдущей публикации цикла, посвященного вопросам аппаратной внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на базе ПЛИС фирмы Xilinx с архитектурой FPGA (Field Programmable Gate Array), были представлены функциональные возможности и структура комплекса программных средств ChipScope Pro, а также методы его применения. Продолжение обзора, н...

Формирование описаний компонентов для внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем на основе параметризированных модулей Xilinx CORE Generator Tool. Часть I

В предыдущей публикации цикла, посвященного вопросам аппаратной внутрикристальной отладки цифровых устройств и встраиваемых микропроцессорных систем, проектируемых на базе ПЛИС фирмы Xilinx с архитектурой FPGA (Field Programmable Gate Array) [2], были представлены функциональные возможности и структура комплекса программных средств ChipScope Pro, а также методы его применения.

Формирование спецификации аппаратной платформы микропроцессорной системы на основе ядра MicroBlaze, реализуемой в ПЛИС семейств FPGA фирмы Xilinx

Вся необходимая информация о подключении портов компонентов, которые не связаны с основными шинами, заносится в таблицу, расположенную в левой части страницы Ports диалоговой панели создания и редактирования спецификации аппаратной платформы.

Инструментальный модуль компании Avnet для отладки проектов встраиваемых систем, разрабатываемых на базе нового семейства ПЛИС FPGA фирмы Xilinx Virtex-5 FXT

В начале текущего года фирма Xilinx приступила к серийному выпуску нового семейства ПЛИС с архитектурой FPGA — Virtex,5 FXT. Кристаллы данного семейства в отличие от других ПЛИС серии Virtex,5 обладают не только наиболее разнообразным комплектом встроенных аппаратных модулей, включая микропроцессорные ядра и высокоскоростные приемопередатчики, но и большим объемом специализированных ресурсов, п...

Метод октавной цифровой фильтрации с сокращением объема вычислений на ПЛИС

В статье рассмотрен метод октавной фильтрации, который позволяет существенно сократить аппаратные затраты при реализации цифровых фильтров в ПЛИС. Это достигается за счет правильного выбора центральной частоты, полосы пропускания и окна цифрового фильтра. Метод особенно эффективен при исследовании гладких спектров.

Средства системной отладки САПР Quartus II

Данный обзор посвящен средствам отладки САПР Quartus II, позволяющим осуществлять системную отладку проектов на основе СБИС ПЛИС производства компании Altera (предполагается, что читатель знаком с базовыми функциями пакета Quartus II).

Использование микросхем специальной памяти для обеспечения защиты ПЛИС FPGA от копирования

В статье описывается метод защиты проектов в ПЛИС FPGA от копирования, называемый «определение — друг или враг» (Identification Friend or Foe, IFF). Суть его заключается в том, что функционирование проекта вПЛИС FPGA не разрешается до тех пор, пока не произойдет совпадения хэш-последовательностей, вычисленных специальным блоком внутри FPGA и во внешней микросхеме специальной памяти. При этом п...