Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 23

После выбора микросхемы Flash-памяти, используемой для хранения конфигурационной информации проектируемого устройства, контроля ее состояния и выполнения подготовительных операций, рассмотренных в [42], можно приступать к процессу программирования ППЗУ.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite

В этой части статьи рассмотрено отображение логического описания аппаратной части проектируемой системы на физические ресурсы кристалла.

Проектирование умножителя методом правого сдвига и сложения с управляющим автоматом в базисе ПЛИС

Для проектирования КИХ-фильтров в базисе процессоров цифровой обработки сигналов (ЦОС-процессор) используется общепринятая методика умножения с накоплением с применением так называемых MAC-блоков из-за отсутствия встроенных комбинационных умножителей [1].

Проектирование КИХ-фильтров с учетом архитектурных особенностей ПЛИС

Цель данной статьи — показать, что основным достоинством КИХ-фильтров (нерекурсивного цифрового фильтра с конечно-импульсной характеристикой) на параллельной распределенной арифметике является повышенное быстродействие за счет применения архитектурных особенностей ПЛИС.

Решение сложных интерфейсных задач с использованием мостов на микросхемах FPGA сверхнизкой плотности

Лишь немногие архитектуры способны обеспечить высочайшую гибкость, которая необходима для масштабирования в условиях стремительно меняющихся требований к вводу/выводу, особенно если нужно получить низкие энергопотребление и себестоимость. Исходя из этого проектировщики реализуют разнообразные интерфейсные мосты, позволяющие передавать данные со сменой протоколов и попутно расширять функциональн...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite

В пятой части статьи рассмотрены параметры проекта, связанные с трансляцией описания аппаратной части разрабатываемой системы и размещения ее в кристалле.

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 4

Четвертая часть статьи по проектированию в САПР Xilinx ISE Design Suite встраиваемых микропроцессорных систем на базе Zynq 7000 AP SoC.

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 22

Прежде чем приступить непосредственно к выполнению процесса конфигурирования кристалла программируемой логики или расширяемой процессорной платформы, установленного на плате подключенного инструментального модуля, рекомендуется уточнить его текущее состояние и указать файл, содержащий требуемый вариант конфигурационной последовательности проектируемого устройства.

Проектирование процессорных ядер. Часть 4.
Интеграция процессорного ядра в цифровой проект

В данной части цикла статей рассматриваются практические вопросы интеграции софт-процессоров в цифровые проекты на базе ПЛИС. Многообразие задач и известных технических решений заставляет фокусироваться на наиболее значимых и эффективных подходах, которые к тому же имеют приемлемую трудоемкость. Рассмотрены вопросы оптимизации проекта на базе ПЛИС, построение системной шины и использование внеш...

Проектирование цифровых устройств на базе ПЛИС фирмы Xilinx в САПР серии Vivado HLx Design Suite. Часть 21

Для защиты конфигурационных данных разрабатываемого проекта от несанкционированного копирования рекомендуется после выбора режима конфигурирования и установки требуемых опций управления фазой активизации логических ресурсов ПЛИС или программируемой системы на кристалле, рассмотренных в [40], определить параметры шифрования и дешифрования формируемой конфигурационной последовательности.