Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 2

Разработка цифровых систем на базе FPGA Xilinx начального уровня

Микросхемы с архитектурой FPGA часто воспринимаются только как дорогие высокопроизводительные устройства, которые достаточно сложны в применении, требуют проектирования многослойной печатной платы и не могут быть смонтированы без специального оборудования. Однако до сих пор компанией Xilinx выпускаются ПЛИС начального уровня, выполненные в корпусах TQFP и предназначенные для широкого диапазона ...

Синтез рекурсивных цифровых фильтров с линейной фазой

В статье рассматриваются вопросы целочисленного моделирования и синтеза рекурсивного цифрового фильтра с линейной фазой с учетом возможностей его реализации на программируемой логике. Приводится постановка и решение задачи синтеза рекурсивного фильтра с линейной фазой методами дискретного программирования. Рассмотрен пример решения задачи синтеза рекурсивного фильтра нижних частот и его реализа...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq 7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 10

Окончание. Начало в № 4’2014В данной части статьи рассмотрена подготовка исходных данных для анализа энергопотребления процессорного блока PS кристалла расширяемой вычислительной платформы, анализ энергопотребления, формирование конфигурационной последовательности для аппаратной части проектируемой микропроцессорной системы и экспортирование аппаратной платформы и конфигурационной последо...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 9

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite.

Систолические КИХ-фильтры в базисе ПЛИС

Систолический КИХ-фильтр считается оптимальным решением для параллельных архитектур цифровых фильтров. Реализация систолических КИХ-фильтров на 256 отводов в базисе современных ПЛИС позволяет обеспечить производительность до 500 MSPS (500 отсчетов в секунду) по сравнению с КИХ-фильтрами на базе MAC-блоков ЦОС-процессоров среднего класса производительностью 4 MSPS. Например, функция XtremeDSP Di...

Применение FPGA и алгоритмов Брезенхема для повышения быстродействия в системах позиционирования

Для управления движением головки различных устройств с системами позиционирования используются специализированные микропроцессоры. От их производительности зависит скорость работы всего устройства в целом. В качестве альтернативы микропроцессору для повышения производительности предлагается использовать FPGA. Тогда появляется возможность осуществлять параллельно процессы управления и контроля р... https://fpga-e.ru/design/brezenhem/

Синтезируемое VHDL-описание автомата управления динамическим сдвигом фазы примитивы MMCM для ПЛИС 7‑й серии фирмы Xilinx

В статье предложено синтезируемое описание модулей управления динамическим сдвигом фазы в блоках управления тактовой частотой в ПЛИС 7 й серии фирмы Xilinx. Приведены текстовые описания модулей и осциллограммы натурных испытаний, а также необходимые формулы расчета выполняемого сдвига фазы.

Книга «Логическое проектирование встраиваемых систем на FPGA»

Решение актуальных вопросов в области проектирования встраиваемых систем на основе FPGA, используемых в самых разных электронных устройствах, от игрушки до космического корабля – основная тема нового сборника профессора Белорусской государственной академии связи и Белостокского технологического университета (Польша), д.т.н. В. В. Соловьева. Сборник поможет разобраться в вопросах проектирования простых (мультиплексоры, шифраторы, регистры, счетчики) и сложных (устройства управления, цифровые фильтры, встроенные процессорные ядра и память) функциональных блоков, правильно выполнить ...

Проектирование встраиваемых микропроцессорных систем на базе расширяемых процессорных платформ семейства Zynq‑7000 AP SoC в САПР Xilinx ISE Design Suite. Часть 7

В этой части статьи рассматривается определение временных характеристик аппаратной части проектируемой системы после отображения ее логического описания на физические ресурсы кристалла.