Проектирование последовательных КИХ-фильтров в системе Xilinx System Generator с применением библиотеки Reference BlockSet/DSP

В статье предлагается рассмотреть проектирование двух последовательных КИХ-фильтров на четыре отвода для реализации в базисе ПЛИС в системе Xilinx System Generator с использованием блока умножения и накопления (MAC-блока), линии задержки сигнала на основе адресуемого сдвигового регистра и двухпортовой блочной памяти, сконфигурированной для работы в различных режимах.

Построение Ethernet-контроллера на ПЛИС

Идея построить собственный Ethernet-контроллер появилась в результате необходимости найти замену микросхеме Wiznet w5300. Данная микросхема — это однокристальный Ethernet-контроллер на 10/100 Мбит/с, аппаратно реализующий стек протоколов TCP/IP: TCP, UDP, ICMP, IPv4, ARP, IGMP, PPPoE. Но у таких микросхем есть существенный недостаток, связанный с ее заменой на какой-нибудь аналог, ведь в случае...

Разработка КИХ-фильтров в системе Xilinx System Generator САПР ISE Design Suite

Цель данной статьи — показать, как влияет формат представления чисел, используемый при разработке устройств ЦОС в системе Matlab/Simulink с применением библиотек System Generator, на результаты функционального моделирования в САПР ПЛИС Xilinx ISE Design Suite 14.4.

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемы на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx. Часть 3

Продолжение. Начало в №2`2015

Стили описания конечных автоматов на языке Verilog

В статье исследуются стили описания конечных автоматов на языке Verilog и рассматривается проблема выбора наилучшего способа описания с точки зрения стоимости реализации и быстродействия конечного автомата. Поставленная задача решается эмпирически путем выполнения большого количества экспериментальных исследований на эталонных примерах конечных автоматов. Предложено семь конструкций языка Veril...

Проектирование параллельных КИХ-фильтров в базисе ПЛИС

Перемножители сигналов играют ключевую роль в проектировании высокопроизводительных цифровых фильтров. В статье показаны различные варианты реализации КИХ-фильтров с использованием перемножителей на мегафункциях ALTMULT_ACCUM, ALTMULT_ADD и ALTMEMMULT САПР Quartus II компании Altera в базисе ПЛИС. Авторы также сосредоточили свое внимание на реализации умножения методом правого сдвига с накоплен...

Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq‑7000 AP SoC фирмы Xilinx

Продолжаем цикл публикаций, посвященных вопросам проектирования микропроцессорных систем на базе кристаллов расширяемых вычислительных платформ Extensible Processing Platform (EPP) семейства Zynq 7000 AP SoC [1–9], выпускаемых фирмой Xilinx.

Проектирование КИХ-фильтров на распределенной арифметике в САПР ПЛИС XILINX ISE DESIGN SUITE

В данном материале предлагается рассмотреть вопрос проектирования КИХ-фильтров на распределенной арифметике с помощью генератора параметризированных ядер XLogiCORE IP FIR Compiler v5.0. Преимущество использования распределенной арифметики заключается в том, что с ростом числа отводов производительность КИХ-фильтра остается постоянной за счет применения «безумножительных» схем умножения, при это...

Практические вопросы проектирования устройств с применением ПЛИС Spartan‑6

Ранее на страницах журнала «Компоненты и технологии» были рассмотрены характеристики младших ПЛИС семейства Spartan 6, которые в силу невысокой стоимости и наличия простых для монтажа пластиковых корпусов могут быть эффективно использованы в несложных цифровых устройствах. Однако исполненные по вполне актуальному технологическому процессу с 45 нм нормами, эти микросхемы требуют соблюдения прави...

Проектирование для ПЛИС Xilinx: системные аспекты и уровень регистровых передач

В статье рассматриваются вопросы проектирования для ПЛИС Xilinx, требующие выяснения на ранних этапах данного процесса. Несмотря на универсальные возможности программируемых логических ячеек и постоянное совершенствование FPGA, остается вероятность заложить в проект архитектурные решения, неоптимальные для ПЛИС как таковых или для FPGA компании Xilinx в частности. Тем не менее существует ряд до...