Начало описания языка Verilog и немного о VHDL для сравнения.

Данный цикл статей посвящен описанию языка Verilog. В данной части статьи будет продолжен курс HDL и более подробно рассмотрены системные функции $fopen, $fdisplay, $fstrobe, $fwrite, $ftell, $feof, $ferror, $fgetc, $fgets и $fclose, этапы ведения проекта, модули.

Данный цикл статей посвящен описанию языка Verilog. Будут приведены примеры описаний типовых узлов схем, некоторые рекомендации по стилю выполнения описаний на этом языке и материалы по разработке тест-бенчей.

Иерархические блоки Fub (Functional user block) применяются для тех же целей, что и символы, но в отличие от последних они имеют много специфических свойств. Первое, что привлекает пользователя, — возможность создавать и редактировать иерархические блоки (ИБ) непосредственно на схеме.

Инфраструктуры беспроводной связи, широкополосные устройства, измерительные системы — во многих подобных системах требуются очень высококачественные схемы тактирования. И прежде всего высококачественное тактирование необходимо для быстродействующих преобразователей сигналов. Существует несколько основных требований к схемам тактирования, это низкий фазовый шум и низкий джиттер (дрожание фронтов...

Рассматривается теория волновых аналоговых фильтров шлейфного типа, которая является основой аналитического метода синтеза фильтров СВЧ и оптического диапазонов с заданными частотными характеристиками рабочего затухания. Приводится пример расчета СВЧ-фильтра с характеристикой Золотарева-Кауэра.

Символ — это условное графическое изображение произвольного фрагмента цифровой схемы, представленное в виде черного ящика. Интерфейс (связь) символа с «внешним миром» осуществляется через его контакты (pins).

Размещенные на чертеже схемы графические объекты должны быть электрически соединены с помощью проводников или шин. Обычно понятие «проводник» ассоциируется с навесным монтажом, с физическим проводом, соединяющим две точки схемы. Однако в Active-HDL 7.1 для этого используется другое слово — ветвь (branch).

В статье рассмотрены эквивалентные схемы замещения, параметры и особенности представления Spice-моделей интегральных операционных усилителей при моделировании электронных схем в программе MicroCAP 9. Рассмотрены параметры моделей интегральных операционных усилителей трех уровней. Реальные характеристики интегральных операционных усилителей получают при 3-м уровне (level) моделирования.

В статье рассмотрены вопросы построения фильтровых устройств в ARC-базисе с расширенным частотным и динамическим диапазоном и малой неравномерностью группового времени запаздывания.