Продолжение цикла статей по курсу HDL. Сигнал «сброс» используется для того, чтобы привести аппаратуру в исходное состояние.
Содержание этой главы — основной стиль и методика создания текстов описания проектов на языках HDL HDL в соответствии с документом фирмы Actel [1, раздел “Technology Independent Coding Styles”]. Приведенные здесь примеры можно рассматривать как справочник по наиболее часто используемым компонентам. Аналогичные описания можно найти и в [2, 3]. Данный цикл статей посвящен описанию языка Verilog и курсу лекций по HDL. В этом разделе более подробно рассмотрено создание параметризируемых моделей. Данный цикл статей посвящен описанию языка Verilog. Практически все современные программные инструменты, которые поставляют фирмы — производители микросхем, содержат в своем составе средства для симуляции проектов. Данный цикл статей посвящен описанию языка Verilog. В рамках курса HDL будут рассмотрены вопросы отладки проекта или что такое “testbench”? Производители микросхем поставляют библиотеки компонентов, которые размещены на кристалле. Такие библиотеки могут содержать примитивы в виде отдельных транзисторов, триггеров, регистров, блоков памяти. Библиотеки для FPGA обычно «начинаются» не с транзисторов, а с буферов, триггеров и т. д. Часто можно услышать такие высказывания: «Если я работаю в схемном проекте, то мне только надо взять из меню символ компонента и поместить на поле чертежа. Пара проводов — и готово. А в случае текстового описания для каждого триггера или даже для каждого вентиля надо написать целый кусок текста…» В этом разделе будут обсуждены вопросы курса HDL, связанные с «художественным оформлением текстов». На первый взгляд, проблема мелкая. Но это только на первый взгляд. Да и то только на очень неопытный взгляд… В данной части статьи продолжено описание языка HDL. 
отправка...