Краткий курс HDL. Часть 4. Расположение шаблонов текстовых файлов в программных инструментах различных фирм-производителей

Часто можно услышать такие высказывания: «Если я работаю в схемном проекте, то мне только надо взять из меню символ компонента и поместить на поле чертежа. Пара проводов — и готово. А в случае текстового описания для каждого триггера или даже для каждого вентиля надо написать целый кусок текста…»

Краткий курс HDL. Часть 3. О написании кода «вообще»…

В этом разделе будут обсуждены вопросы курса HDL, связанные с «художественным оформлением текстов». На первый взгляд, проблема мелкая. Но это только на первый взгляд. Да и то только на очень неопытный взгляд…

Краткий курс HDL. Часть 2.3. Описание языка

В данной части статьи продолжено описание языка HDL.

Краткий курс HDL.
Часть 2.1. Описание языка Verilog

Начало описания языка Verilog и немного о VHDL для сравнения.

Краткий курс HDL. Часть 2.2. Описание языка Verilog

Данный цикл статей посвящен описанию языка Verilog. В данной части статьи будет продолжен курс HDL и более подробно рассмотрены системные функции $fopen, $fdisplay, $fstrobe, $fwrite, $ftell, $feof, $ferror, $fgetc, $fgets и $fclose, этапы ведения проекта, модули.

Краткий курс HDL.
Часть 1. Введение

Данный цикл статей посвящен описанию языка Verilog. Будут приведены примеры описаний типовых узлов схем, некоторые рекомендации по стилю выполнения описаний на этом языке и материалы по разработке тест-бенчей.

Изучаем Active-HDL 7.1. Урок 11. Как проектировать иерархические блоки. Продолжение. Начало в № 3`2009

Иерархические блоки Fub (Functional user block) применяются для тех же целей, что и символы, но в отличие от последних они имеют много специфических свойств. Первое, что привлекает пользователя, — возможность создавать и редактировать иерархические блоки (ИБ) непосредственно на схеме.

Требования к тактированию для быстродействующих преобразователей сигналов

Инфраструктуры беспроводной связи, широкополосные устройства, измерительные системы — во многих подобных системах требуются очень высококачественные схемы тактирования. И прежде всего высококачественное тактирование необходимо для быстродействующих преобразователей сигналов. Существует несколько основных требований к схемам тактирования, это низкий фазовый шум и низкий джиттер (дрожание фронтов...

Синтез полосовых волновых аналоговых фильтров с характеристикой Золотарева-Кауэра

Рассматривается теория волновых аналоговых фильтров шлейфного типа, которая является основой аналитического метода синтеза фильтров СВЧ и оптического диапазонов с заданными частотными характеристиками рабочего затухания. Приводится пример расчета СВЧ-фильтра с характеристикой Золотарева-Кауэра.

Изучаем Active-HDL 7.1. Урок 10. Как проектировать символы

Символ — это условное графическое изображение произвольного фрагмента цифровой схемы, представленное в виде черного ящика. Интерфейс (связь) символа с «внешним миром» осуществляется через его контакты (pins).