Изучаем Active-HDL 7.1. Урок 8. Проектирование схем: выполнение соединений

Размещенные на чертеже схемы графические объекты должны быть электрически соединены с помощью проводников или шин. Обычно понятие «проводник» ассоциируется с навесным монтажом, с физическим проводом, соединяющим две точки схемы. Однако в Active-HDL 7.1 для этого используется другое слово — ветвь (branch).

Уровни представления интегральных операционных усилителей при схемотехническом моделировании

В статье рассмотрены эквивалентные схемы замещения, параметры и особенности представления Spice-моделей интегральных операционных усилителей при моделировании электронных схем в программе MicroCAP 9. Рассмотрены параметры моделей интегральных операционных усилителей трех уровней. Реальные характеристики интегральных операционных усилителей получают при 3-м уровне (level) моделирования.

Построение фильтровых устройств на ARC-звеньях третьего порядка

В статье рассмотрены вопросы построения фильтровых устройств в ARC-базисе с расширенным частотным и динамическим диапазоном и малой неравномерностью группового времени запаздывания.

Исследование реализации цифровых фильтров с симметричными амплитудными функциями

Классическая теория синтеза электрических цифровых фильтров развивалась вначале как теория проектирования фильтров на базе элементов L и C. В рамках этой теории разработчики стремились уменьшить число элементов и, как следствие, получить передаточную функцию (ПФ) минимального порядка, соответствующую заданным требованиям.

Самосинхронные схемы. Принципы построения и элементная база

В статье рассмотрены принципы построения самосинхронных схем, дана их классификация, показаны отличия строго самосинхронных и квазисамосинхронных подходов. Приведен базис логических элементов для построения строго самосинхронных схем на основе парафазного представления сигналов. Даны примеры реализации логических элементов и конвейерных схем в этом базисе.

Изучаем Active-HDL 7.1. Урок 5. Создание проекта в текстовом формате

Продолжение материалов по Active-HDL 7.1. и языку VHDL. В данной части дается материал о создании проекта в Active-HDL 7.1.в текстовом формате. Начало в№ 3 `2009

Программа схемотехнического моделирования SwitcherCAD 3. Часть VI

В данной части статьи — продолжение описания моделей компонентов на языке LTSpice и возможности программы схемотехнического моделирования SwitcherCAD 3.

Изучаем Active-HDL 7.1. Урок 7. Проектирование схем: размещение электронных компонентов

Схемное описание проекта в среде Active-HDL 7.1 выполняется с помощью графического редактора Block Diagram Editor (BDE). С технологией проектирования схем мы немного знакомы по первому уроку. Теперь нам предстоит более подробное изучение этого вопроса. Статья продолжает цикл материалов о Active-HDL 7.1.

Селекторы цифровых команд. Часть 3

Представлены возможные способы построения селекторов цифровых команд на основе многоустойчивых последовательностных устройств с псевдослучайным изменением состояния в процессе подбора кода включения.

Изучаем Active-HDL 7.1. Урок 6. Инструменты, повышающие эффективность создания HDL-моделей. Продолжение

Продолжение материалов по Active-HDL 7.1. и языку VHDL. Современные цифровые технологии автоматизированного проектирования в корне отличаются от традиционного подхода, при котором нередко вручную приходилось рисовать схемы, создавать спецификации и карты прошивки, выполнять синтез на картах Карно и чертить эпюры сигналов.