Восстановление работоспособности элементов памяти с раздельным питанием

Удельный вес встроенной памяти в сложных микросхемах СнК стремительно возрастает, что вызывает необходимость пересмотра стратегий их тестирования при производстве. В статье рассматривается эффективная методика, использующая средства избыточности памяти, а также современные встроенные инструменты ее восстановления. Рассмотрено также сочетание методик восстановления с популярным сегодня методом п...

Проектирование с использованием процессоров Analog Devices. Цифровой КИХ-фильтр

В этой статье на примере простого проекта цифрового фильтра с конечной импульсной характеристикой обсуждаются некоторые ключевые особенности архитектуры процессоров Blackfin, повышающие производительность в задачах цифровой обработки сигналов. А также рассмотрен вопрос интерфейса между отдельными частями кода, написанными на языке ассемблера и языке C/C++.

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 21

В 21-й части статьи мы продолжим изучение образцов VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Virtex-4 LX, Virtex-4 SX и Virtex-4 FX [34–43]. Представлены шаблоны описаний компонентов, применяемых в составе блоков синхронизации разр...

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 20

Двадцатая часть статьи завершает ознакомление с образцами VHDLописаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-6 LX и Spartan-6 LXT. Рассмотрены шаблоны описаний 6-входовых функциональных генераторов и сдвиговых регистров, конфигурируе...

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 18

Продолжение. Начало в № 2`2010 Восемнадцатая часть статьи продолжает ознакомление с шаблонами VHDLописаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-6 LX и ...

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 17

В семнадцатой части статьи представлена информация о шаблонах VHDL-описаний элементов, выполненных на основе экземпляров библиотечных примитивов, которые предназначены для непосредственной реализации на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-6 LX и Spartan-6 LXT [22–32]. Образцы описаний указанных элементов сосредоточены в разделе Spartan-...

Разработка VHDL-описаний цифровых устройств, проектируемых на основе ПЛИС фирмы Xilinx, с использованием шаблонов САПР ISE Design Suite. Часть 19

В девятнадцатой части статьи мы продолжим изучение образцов VHDLописаний элементов, выполненных на основе экземпляров библиотечных примитивов, реализуемых на базе соответствующих аппаратных ресурсов кристаллов программируемой логики семейств Spartan-6 LX и Spartan-6 LXT. Представлена подробная информация о шаблонах описаний элементов блочной и распределенной оперативной памяти, схемы ускоренн...

Создание и редактирование моделей в OrCAD 15.7 (программа Model Editor). Урок 1

Данная публикация открывает серию статей, посвященных программе Model Editor, которая входит в пакет программ OrCAD 15.7. Эта программа предназначена для создания и редактирования моделей. Материал будет изложен в виде четырех уроков. Целью первого урока является ознакомление с возможностями и основными правилами работы с программой.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. Часть 2

Для создания оперативных и постоянных запоминающих устройств, реализуемых на основе блочной памяти ПЛИС Block RAM, в составе генератора параметризированных модулей CORE Generator предусмотрено несколько видов соответствующих ядер.

Разработка базовых компонентов цифровых устройств, реализуемых на базе ПЛИС FPGA фирмы Xilinx, с помощью генератора параметризированных модулей CORE Generator. САПР серии Xilinx ISE. Часть 1

В предыдущей публикации цикла, знакомящего с инструментами САПР серии Xilinx ISE™ (Integrated Synthesis Environment/Integrated Software Environment), которые повышают эффективность процесса разработки цифровых устройств на основе ПЛИС семейств FPGA (Field Programmable Gate Array) [1], были представлены характеристики, пользовательский интерфейс и методы использования генератора параметризирован...