Цель данной статьи — получение навыков расчета количественных показателей надежности цифровых ИС с использованием справочника MIL-HDBK 217 и калькулятора MTBF Calculator фирмы ALD (Израиль).

В статье предлагается рассмотреть примеры проектирования КИХ-фильтров в базисе ПЛИС с применением генератора параметризированных ядер XLogiCORE IP и vhdl-файлов в САПР Xilinx ISE Design Suite, а также использование сторонних средств синтеза логики, в частности синтезатора Synplicity Synplify для переноса проектов из САПР печатных плат OrCad в САПР ПЛИС Xilinx ISE Design Suite.

Успехи в области создания академических ПЛИС и программных инструментов оказали существенное влияние на развитие архитектур индустриальных ПЛИС. В академических ПЛИС для обеспечения программируемой коммутации существует две технологии соединений: multi-driver и single-driver. В настоящее время преимущество отдается технологии single-driver, так как ее использование позволяет получать существенный выигрыш по сравнению с технологией multi-driver как по быстродействию, так и по площади кристалла. На рис. 1 показаны основные функциональные блоки ПЛИС — логический блок (ЛБ), два ...

В настоящее время зарубежными фирмами создано большое количество архитектур ПЛИС, имеющих различные наименования, структуры и особенности. С переходом на новые технологические поколения и архитектуры ПЛИС появляются все более новые структуры трассировочных каналов, определяющие быстродействие ПЛИС.

С наступлением эры субмикронных технологий БИС стали работать на высоких частотах, потреблять больший ток и мощность при меньших напряжениях питания. Обострились паразитные эффекты (паразитная емкость связи между проводниками, приводящая к перекрестным искажениям, электромиграция, времязависимый пробой подзатворных оксидов, паразитное падение напряжения в цепях питания и заземления, паразитные ...

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые совреме...

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые совреме...

В работе описывается использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании различных вариантов микропроцессорного ядра, управляющий автомат которого заимствован из работы [1], в САПР Quartus II версии 8.1.

Данная статья продолжает цикл работ по использованию возможностей системы визуально-имитационного моделирования MATLAB/Simulink для проектирования микропроцессорных ядер для реализации в базисе ПЛИС.

Предлагается повторно переработать проект микропроцессорного ядра из работ [1, 2] в базисе ПЛИС APEX20KE и Stratix III компании Altera с использованием САПР ПЛИС Quartus II версии 8.1, с целью изучения особенностей использования различных видов памяти. В качестве микропроцессорного ядра применяется автомат с циклом работы в два такта из работы [1].