Проектирование микропроцессорных ядер в САПР ПЛИС WebPACK ISE фирмы Xilinx
Предлагается повторно переработать проект микропроцессорного ядра из работ [1, 2] в базисе ПЛИС фирмы Xilinx с использованием САПР WebPACK ISE,
с целью изучения эффективности упаковки логики ПЛИС различных технологических поколений и архитектур фирм Xilinx и Altera соответствующими
средствами САПР. В основе микропроцессорного ядра используется управляющий автомат с циклом работы в два такта и...
Разработка модели микропроцессорного ядра в системе визуально-имитационного моделирования MATLAB/Simulink с блоком обработки прерываний
Данная статья продолжает цикл работ по изучению возможностей системы визуально-имитационного моделирования MATLAB/Simulink для проектирования микропроцессорных ядер с последующей реализацией в базисе ПЛИС [1–3]. Здесь предлагается модифицировать систему команд микропроцессорного ядра из работы [4], c целью разработки новых блоков, проектирование которых не рассматривалось в [1–3]: обработка пре...
Проектирование микропроцессорных ядер с использованием приложения StateFlow системы MATLAB/Simulink
Данная статья продолжает цикл работ по использованию возможностей системы визуально-имитационного моделирования MATLAB/Simulink для проектирования микропроцессорных ядер для реализации в базисе ПЛИС.
Проектирование учебного процессора с фиксированной запятой в САПР Quartus II компании Altera
В статье предлагается на основе системы команд из работы и модели процессора с управляющим автоматом на шесть состояний, позволяющим проводить вычисления с фиксированной запятой, реализованной в системе MATLAB/Simulink [2], разработать процессор в базисе ПЛИС Stratix III компании Altera с использованием САПР Quartus II. Особенностью модели процессора,...