Борисенко Николай
Особенности проектирования топологии печатной платы для высокочастотного импульсного понижающего стабилизатора напряжения

Программирование ПЛИС фирмы Lattice Semiconductor в составе смешанной JTAG-цепочки средствами пакета LSC ispVM System 18.0 и САПР серии Lattice Diamond при помощи кабеля ispDOWNLOAD Cable

Построение узла синтезатора синхросигналов различной частоты в логическом проекте ПЛИС серии Spartan‑3E фирмы Xilinx

Модель узла управления динамическим 7-сегментным индикатором с подавлением дребезга контактов кнопок в объеме ПЛИС Xilinx Artix-7 для отладочной платы Digilent Nexys 4

Программирование ПЛИС CPLD фирмы Altera в составе смешанной JTAG-цепочки средствами САПР Quartus II с помощью кабеля ByteBlaster II Download Cable

Программирование ПЛИС фирмы Xilinx в составе смешанной JTAG-цепочки средствами САПР Xilinx ISE Design Suite 14.4 при помощи кабеля Parallel Download Cable III

Технические аспекты построения управляющих автоматов при проектировании цифровых устройств на основе современных ПЛИС
Проектирование цифровой аппаратуры в большинстве случаев не обходится без разработки специализированных управляющих автоматов. Теорией автоматов описан ряд базовых моделей функциональных узлов рассматриваемого типа. Статья посвящена проблематике построения управляющих автоматов, входящих в состав устройств, реализуемых на современных ПЛИС. Рассмотрены преимущества и недостатки использования раз...
Синтезируемая модель арбитра доступа к среде передачи данных
В статье рассмотрена задача арбитража доступа к разделяемым ресурсам в современных вычислительных устройствах. Предложена реализация арбитра для асинхронной системной шины. Приведена поведенческая модель 3-входового арбитра на языке Verilog с детальным описанием принципов функционирования. Рассмотренная модель арбитра может быть реализована в ПЛИС архитектуры CPLD малой емкости (XC9536XL-Xilinx...