Организация асинхронного двухстороннего обмена данными между функциональными узлами и блоками цифровой аппаратуры

В статье рассмотрен вариант организации асинхронного двухстороннего взаимодействия между функциональными узлами и блоками сложных цифровых устройств. Предметная область исследования включает как внутренние стыки в объеме кристалла СБИС или ПЛИС, так и межкристальные каналы обмена, не требующие высокой пропускной способности и использующие для передачи или приема данных двоичные посылки фиксиров...

Набор унифицированных протоколов для организации синхронного взаимодействия функциональных узлов и блоков цифровой аппаратуры. Часть 1

Статья посвящена решению задачи частичной унификации протоколов взаимодействия между функциональными узлами и блоками сложных цифровых устройств. Предметная область исследования ограничена внутренними стыками в объеме кристалла СБИС или ПЛИС, использующими для передачи или приема данных двоичные посылки фиксированной разрядности и функционирующими под управлением одного синхросигнала. Предложен...

Порядок создания библиотечного компонента для элемента конструкции радиоэлектронных изделий на примере радиатора для охлаждения микросхем в САПР Allegro 16 фирмы Cadence

В статье дается пошаговое описание создания библиотечного компонента для стандартного радиатора, включающее в себя также описание контактных площадок нестандартной формы и отверстий в плате для монтажа элемента.

Особенности проектирования топологии печатной платы для высокочастотного импульсного понижающего стабилизатора напряжения

В статье приведены практические рекомендации по топологии и трассировке печатной платы в зоне размещения высокочастотных импульсных стабилизаторов напряжения с широтно-импульсной модуляцией, формирующих потенциалы питания для цифровых СБИС. Рассмотрено пять основных шагов, описывающих в приоритетном порядке этапы расположения электронных компонентов импульсного стабилизатора и организации соеди...

Программирование ПЛИС фирмы Lattice Semiconductor в составе смешанной JTAG-цепочки средствами пакета LSC ispVM System 18.0 и САПР серии Lattice Diamond при помощи кабеля ispDOWNLOAD Cable

Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Lattice Semiconductor через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля ispDOWNLOAD Cable, сопрягающего персональный компьютер или рабочую станцию с интерфейсом внутрисхемного программирования через параллельный порт LPT. Описан пример смешанной цепоч...

Построение узла синтезатора синхросигналов различной частоты в логическом проекте ПЛИС серии Spartan‑3E фирмы Xilinx

В современных цифровых устройствах массово применяются интегральные микросхемы класса «система на кристалле» (СнК). Современные ПЛИС по уровню интеграции и набору встроенных аппаратных ядер позволяют проектировать на их основе системы на программируемом кристалле, содержащие процессорные ядра, блоки памяти, периферийные модули и каналы интерфейсов ввода/вывода. Для синхронизации проектов такой ...

Модель узла управления динамическим 7-сегментным индикатором с подавлением дребезга контактов кнопок в объеме ПЛИС Xilinx Artix-7 для отладочной платы Digilent Nexys 4

В статье детально описан логический проект ПЛИС Xilinx XC7A100T, установленной на отладочной плате Nexys 4 фирмы Digilent. В состав проекта входят следующие функциональные узлы, описанные в виде синтезируемых моделей на языке Verilog: схема синтеза тактовой частоты, генератор сигнала начальной установки, фильтр подавления дребезга контактов кнопок, реверсивный счетчик с загрузкой и узел управле...

Программирование ПЛИС CPLD фирмы Altera в составе смешанной JTAG-цепочки средствами САПР Quartus II с помощью кабеля ByteBlaster II Download Cable

Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Altera через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля, аналогичного фирменному кабелю ByteBlaster II, сопрягающему персональный компьютер или рабочую станцию с интерфейсом JTAG через параллельный порт LPT. Описан пример смешанной цепочки кристаллов...

Программирование ПЛИС фирмы Xilinx в составе смешанной JTAG-цепочки средствами САПР Xilinx ISE Design Suite 14.4 при помощи кабеля Parallel Download Cable III

Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Xilinx через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля, сопрягающего персональный компьютер или рабочую станцию с интерфейсом JTAG через параллельный порт LPT. Приведена организация порта LPT с позиций сопряжения с интерфейсом JTAG. Описан пример см...

Технические аспекты построения управляющих автоматов при проектировании цифровых устройств на основе современных ПЛИС

Проектирование цифровой аппаратуры в большинстве случаев не обходится без разработки специализированных управляющих автоматов. Теорией автоматов описан ряд базовых моделей функциональных узлов рассматриваемого типа. Статья посвящена проблематике построения управляющих автоматов, входящих в состав устройств, реализуемых на современных ПЛИС. Рассмотрены преимущества и недостатки использования раз...