Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

Все статьи автора

Проектирование КИХ-фильтров с учетом архитектурных особенностей ПЛИС, (Компоненты и технологии №8'2014)

Цель данной статьи — показать, что основным достоинством КИХ-фильтров (нерекурсивного цифрового фильтра с конечно-импульсной характеристикой) на параллельной распределенной арифметике является повышенное быстродействие за счет применения архитектурных особенностей ПЛИС.

Использование приложения HDL Coder системы MATLAB/Simulink для реализации квантованных КИХ-фильтров в базисе ПЛИС , (Компоненты и технологии №6'2014)

Использование формата с фиксированной запятой позволяет получать высокую скорость вычислений. Однако при проектировании квантованных КИХ-фильтров с фиксированной запятой необходимо учитывать следующие факторы: диапазон для результатов вычислений; требуемую погрешность результата; ошибки, связанные с квантованием; алгоритм реализации вычислений и др. Поэтому цель авторов статьи — показать, как можно осуществить переход от имитационной модели КИХ-фильтра, разработанной в системе MATLAB/Simulink, к функциональной, реализованной в САПР ПЛИС Quartus II компании Altera, с учетом квантования.

Изучение основ цифровой обработки сигналов с помощью учебного лабораторного стенда LESO2.1 , (Компоненты и технологии №5'2014)

Ранее было рассмотрено проектирование умножителя целых положительных чисел, представленных в прямом коде размерностью 4×4, методом правого сдвига и сложения (MAC-блок) и проектирование умножителя целых чисел со знаком, представленных в дополнительном коде. В обоих случаях управляющие автоматы являлись оригинальными и были разработаны с помощью языка VHDL. На базе этого умножителя спроектирован КИХ-фильтр на четыре отвода.

Проектирование КИХ-фильтра на умножителе методом правого сдвига и сложения в базисе ПЛИС , (Компоненты и технологии №3'2014)

Самые быстрые умножители состоят из двумерной матрицы одноразрядных сумматоров и называются матричными умножителями. Наиболее распространены матричные умножители по схемам Бо-Вулли и Пезариса, а также древовидного формата. В отличие от умножителей, использующие метод сдвига и сложения, матричный умножитель представляет собой законченную логическую схему без элементов памяти. Реализовывать такие умножители для операндов большой разрядности в базисе ПЛИС в проектах пользователя возможно, но неэффективно по двум причинам. Во‑первых, прямая реализация потребует чрезвычайно много логических ресурсов и времени, а во‑вторых, структура матричных умножителей уже используется в каком-либо виде в качестве аппаратных умножителей ПЛИС, обеспечивая наивысшее быстродействие.

Проектирование умножителя методом правого сдвига и сложения с управляющим автоматом в базисе ПЛИС , (Компоненты и технологии №12'2013)

Для проектирования КИХ-фильтров в базисе процессоров цифровой обработки сигналов (ЦОС-процессор) используется общепринятая методика умножения с накоплением с применением так называемых MAC-блоков из-за отсутствия встроенных комбинационных умножителей.

Проектирование систолических КИХ-фильтров в базисе ПЛИС с помощью системы моделирования ModelSim-Altera, (Компоненты и технологии №9'2013)

В статье рассмотрены основные особенности проектирования цифровых фильтров на примере систолического КИХ-фильтра в САПР ПЛИС Quartus II версии 11.1 Web Edition. Начиная с версии 10.0 из САПР Quartus II исключен векторный редактор, а моделирование предлагается вести с помощью различных симуляторов высокоуровневых языков описания аппаратурных средств, например Active-HDL, Riviera-Pro, ModelSim и др. В качестве свободно распространяемого симулятора с ограниченными возможностями пользователю предлагается использовать систему моделирования ModelSim-Altera Free. Применение системы моделирования ModelSim активно обсуждалось не только на страницах журнала «Компоненты и технологии»», но и на форумах разработчиков РЭА на ПЛИС. Отдельного внимания заслуживает открытый проект «Марсоход».

Систолические КИХ-фильтры в базисе ПЛИС, (Компоненты и технологии №8'2013)

Систолический КИ Х-фильтр считается оптимальным решением для параллельных архитектур цифровых фильтров. Реализация систолических КИХ-фильтров на 256 отводов в базисе современных ПЛИС позволяет обеспечить производительность до 500 MSPS (500 отсчетов в секунду) по сравнению с КИХ-фильтрами на базе MAC-блоков ЦОС-процессоров среднего класса производительностью 4 MSPS. Например, функция XtremeDSP Digital Signal Processing, входящая в состав системы Xilinx CORE Generator (генератор параметризированных модулей) для ЦОС-блоков DSP48 ПЛИС серии Virtex‑4 и унифицированных ЦОС-блоков DSP48E1 самых современных ПЛИС серии Virtex‑7 фирмы Xilinх, позволяет аппаратно реализовывать такие фильтры. Мегафункция (ALTMULT_ADD) САПР Quartus II компании Altera, начиная с версий 11, 12 и 13, для работы с ЦОС-блоками серий Cyclone V, Arria V и Stratix V также обеспечивает аппаратную реализацию систолических фильтров.

Проектирование параллельных КИХ-фильтров в базисе ПЛИС, (Компоненты и технологии №6'2013)

Перемножители сигналов играют ключевую роль в проектировании высокопроизводительных цифровых фильтров. В статье показаны различные варианты реализации КИ Х-фильтров с использованием перемножителей на мегафункциях ALTMULT_ACCUM, ALTMULT_ADD и ALTMEMMULT САПР Quartus II компании Altera в базисе ПЛИС. Авторы также сосредоточили свое внимание на реализации умножения методом правого сдвига с накоплением, применяемого для разработки масштабирующего аккумулятора.

КИ Х-фильтр на распределенной арифметике: проектируем сами, (Компоненты и технологии №3'2013)

Распределенная арифметика широко используется при проектировании высокопроизводительных КИХ- и БИХ-фильтров, адаптивных фильтров, специальных вычислителей, например на основе быстрого преобразования Фурье, дискретного вейвлет-преобразования, и других устройств, а также для реализации мультимедиасистем в базисе ПЛИС. В данной статье рассматриваются основы такой арифметики на примере проектирования КИХ-фильтра на четыре отвода.

Эффективность разработки конечных автоматов в базисе ПЛИС FPGA , (Компоненты и технологии №1'2013)

Последовательностные схемы с n двоичными переменными состояния, которые имеют двоичные значения, соответствующие определенным логическим сигналам, с конечным числом состояний 2n называются конечными автоматами. Метод кодирования с одним активным, или горячим, состоянием (one hot encoding, ОНЕ) получил такое название потому, что в каждый конкретный момент времени активным (hot) может быть только один триггер состояния. Применение метода ОНЕ на основе ручного метода кодирования для ПЛИС FPGA (программируемые пользователем вентильные матрицы) было предложено Steven K. Knapp из фирмы Xilinx.

ПЛИС типа ППВМ: от 2D к 3D, (Компоненты и технологии №3'2012)

Цель статьи — показать эволюционные изменения, которые происходят в трассировочных ресурсах при переходе от 2D к 3D ПЛИС, и какой выигрыш от этого может быть получен. Схемотехнические решения в трассировочных ресурсах и алгоритмы программирования электрических соединений являются важнейшими ноу-хау разработчиков индустриальных ПЛИС.

Разработка модели ПЛИС типа ППВМ с одноуровневой структурой межсоединений в системе визуально-имитационного моделирования MATLAB/Simulink, (Компоненты и технологии №12'2011)

Проектирование академических ПЛИС типа ППВМ с одноуровневой структурой межсоединений, (Компоненты и технологии №6'2011)

В статье рассматриваются программные инструменты T-Vpack и VPR, разработанные в университете Торонто (Канада) для проектирования академических ПЛИС типа ППВМ с одноуровневой структурой межсоединений под технологические проектные нормы 22–180 нм КМОП-технологии c минимальной площадью кристалла и шириной трассировочного канала, нахождением критического пути в трассировочных ресурсах ПЛИС. Успехи в области исследования и создания новых архитектур ПЛИС с использованием T-Vpack и VPR привели к созданию в Торонто технологического центра фирмы Altera (Altera Toronto Technology Centre).

ПЛИС в ПЛИС, или Как спроектировать самому , (Компоненты и технологии №4'2011)

Одноуровневая структура межсоединений программируемых логических интегральных схем типа ППВМ (программируемые пользователем вентильные матрицы) широко используется не только в коммерческих ПЛИС фирм Xilinx, Alcatel-Lucent, VANTIS [1–7], но и при разработке академических ПЛИС с архитектурой Island-style [4–7] (например, 3D [2]) и комбинированных, где в качестве массива конфигурационной памяти используются блоки памяти на нанотрубках [3]. Многоуровневая структура межсоединений используется в ПЛИС Stratix, Cyclon и др. фирмы Altera [1, 8]. В работе [9] более подробно рассматривалась гомогенная (без использования встроенных перемножителей, блоков оЗУ и др.) ПЛИС с одноуровневой структурой межсоединений. Основные функциональные блоки (рис. 1б): логический блок (лБ), соединительные блоки C1 и C2, коммутатор-маршрутизатор (S-блок или «свич-бокс») [9, 10]. Для ПЛИС типа ППВМ различных фирм характерно использование маршрутизаторов в трассировочных каналах. Быстродействие ПЛИС во многом определяется именно тем, насколько тщательно и аккуратно спроектирована структура межсоединений [6, 7].

ПЛИС типа ППВМ с одноуровневой структурой межсоединений, (Компоненты и технологии №2'2011)

На страницах журнала «Компоненты и технологии» большое внимание уделено программируемым логическим интегральным схемам (ПЛИС) ведущих зарубежных фирм, таких как Xilinx, Altera, Actel, Atmel и др. Развитие ПЛИС идет по трем направлениям: совершенствование структуры логических блоков (ЛБ), структуры межсоединений (трассировочных ресурсов) и переход на схемы новых технологических поколений.

Трехмерные интегральные схемы 3D БИС, (Компоненты и технологии №1'2011)

Увеличение плотности трехмерных ИС (3D ИС), которое становится возможным благодаря вертикальному размещению элементов, будет способствовать многократному сокращению затрат на производство ИС по сравнению с традиционными 2D ИС при той же технологии производства. 3D И С могут масштабироваться с той же скоростью, какую предусматривает закон Мура, тем самым потребители получают возможность со временем использовать все преимущества трехмерной технологии.

Тестер цифровых БИС на базе JTAG, поддерживающих технологию перифирийного сканирования, (Компоненты и технологии №3'2005)

Термином JTAG обозначают совокупность средств и операций, позволяющих проводить тестирование БИС без физического доступа к каждому ее выводу.

Импортозамещающая технология ПЛИС-БМК. Часть II. Перевод проектов ПЛИС в полузаказные БИС по технологии ПЛИС-БМК, (Компоненты и технологии №8'2004)

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые современные зарубежные технологии разработки, производства и отладки радиоэлектронной аппаратуры коммерческого и индустриального назначения на их основе.

Импортозамещающая технология ПЛИС:БМК. Часть I. Разработка радиоэлектронной аппаратуры двойного применения, (Компоненты и технологии №7'2004)

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые современные зарубежные технологии разработки, производства и отладки радиоэлектронной аппаратуры коммерческого и индустриального назначения на их основе.