Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

Все статьи автора

Особенности использования двухпортовой памяти при проектировании последовательных КИХ-фильтров в САПР ПЛИС Quartus II, (Компоненты и технологии №4'2016)

В статье рассмотрены последовательные КИХ-фильтры, использующие в своей основе линии задержки на основе двухпортовой памяти и блоки умножения и накопления.

Проектирование КИХ-фильтров в системе визуально-имитационного моделирования Matlab/Simulink с использованием Altera DSP Builder, (Компоненты и технологии №12'2015)

В статье продолжается рассмотрение методологии объектно-ориентированного проектирования цифровых устройств обработки сигналов с использованием пакета расширения Altera DSP Builder ver. 12.1 системы визуально-имитационного моделирования Matlab/Simulink (версия 8.0.0.783 (R2012b)) для реализации в базисе ПЛИС Cyclone фирмы Altera.

Проектирование последовательных КИХ-фильтров в системе визуально-имитационного моделирования Matlab/Simulink с использованием Altera DSP Builder, (Компоненты и технологии №11'2015)

В статье рассматривается объектно-ориентированное проектирование цифровых устройств обработки сигналов с использованием пакета расширения Altera DSP Builder ver. 12.1 системы визуально-имитационного моделирования Matlab/Simulink (версия 8.0.0.783 (R2012b)) на примере последовательного КИХ-фильтра на четыре отвода для реализации в базисе ПЛИС Cyclone фирмы Altera. Пакет Altera DSP Builder ver. 12.1 работает в связке с САПР Quartus II ver.12.1 (сборка 177) по аналогии с пакетом System Generator IDS и САПР ПЛИС ISE фирмы Xilinx.

Проектирование конечных автоматов с использованием пакетов расширения Stateflow и Xilinx System Generator системы Matlab/Simulink, (Компоненты и технологии №8'2015)

Цель данной работы — демонстрация возможностей пакетов расширения Stateflow и Xilinx System Generator системы Matlab/Simulink по проектированию конечных автоматов с последующей их реализацией в базисе ПЛИС Xilinx.

КИХ-­фильтров в системе Xilinx System Generator с применением методологии Black Boxes, (Компоненты и технологии №7'2015)

Использование методологии Black Boxes Xilinx System Generator при разработке имитационных моделей цифровых устройств позволяет импортировать VHDL-, Verilog-, EDIF-коды, разработанные, например, в САПР ПЛИС Xilinx ISE Design Suite в систему Matlab/Simulink, что значительно повышает возможности объектно-ориентированного проектирования.

Проектирование последовательных КИХ-фильтров в системе Xilinx System Generator с применением библиотеки Reference BlockSet/DSP, (Компоненты и технологии №6'2015)

В статье предлагается рассмотреть проектирование двух последовательных КИХ-фильтров на четыре отвода для реализации в базисе ПЛИС в системе Xilinx System Generator с использованием блока умножения и накопления (MAC-блока), линии задержки сигнала на основе адресуемого сдвигового регистра и двухпортовой блочной памяти, сконфигурированной для работы в различных режимах.

Разработка КИХ-фильтров в системе Xilinx System Generator САПР ISE Design Suite, (Компоненты и технологии №5'2015)

Цель данной статьи — показать, как влияет формат представления чисел, используемый при разработке устройств ЦОС в системе Matlab/Simulink с применением библиотек System Generator, на результаты функционального моделирования в САПР ПЛИС Xilinx ISE Design Suite 14.4.

Проектирование КИХ-фильтров на распределенной арифметике в САПР ПЛИС XILINX ISE DESIGN SUITE, (Компоненты и технологии №2'2015)

В данном материале предлагается рассмотреть вопрос проектирования КИХ-фильтров на распределенной арифметике с помощью генератора параметризированных ядер XLogiCORE IP FIR Compiler v5.0. Преимущество использования распределенной арифметики заключается в том, что с ростом числа отводов производительность КИХ-фильтра остается постоянной за счет применения «безумножительных» схем умножения, при этом обеспечивается повышенное быстродействие и экономия от применения встроенных ЦОС-блоков, а недостатком становится повышенный расход логических ресурсов ПЛИС.

Расчет количественных показателей надежности цифровых БИС с использованием справочника MIL-HDBK‑217F и программы MTBF Calculator фирмы ALD, (Компоненты и технологии №1'2015)

Цель данной статьи — получение навыков расчета количественных показателей надежности цифровых ИС с использованием справочника MIL-HDBK‑217 и калькулятора MTBF Calculator фирмы ALD (Израиль).

Проектирование КИХ-фильтров в САПР ПЛИС Xilinx ISE Design Suite, (Компоненты и технологии №11'2014)

В статье предлагается рассмотреть примеры проектирования КИХ-фильтров в базисе ПЛИС с применением генератора параметризированных ядер XLogiCORE IP и vhdl-файлов в САПР Xilinx ISE Design Suite, а также использование сторонних средств синтеза логики, в частности синтезатора Synplicity Synplify для переноса проектов из САПР печатных плат OrCad в САПР ПЛИС Xilinx ISE Design Suite.

Разработка модели ПЛИС типа ППВМ с одноуровневой структурой межсоединений в системе визуально-имитационного моделирования MATLAB/Simulink, (Компоненты и технологии №12'2011)

ПЛИС в ПЛИС, или Как спроектировать самому , (Компоненты и технологии №4'2011)

Одноуровневая структура межсоединений программируемых логических интегральных схем типа ППВМ (программируемые пользователем вентильные матрицы) широко используется не только в коммерческих ПЛИС фирм Xilinx, Alcatel-Lucent, VANTIS [1–7], но и при разработке академических ПЛИС с архитектурой Island-style [4–7] (например, 3D [2]) и комбинированных, где в качестве массива конфигурационной памяти используются блоки памяти на нанотрубках [3]. Многоуровневая структура межсоединений используется в ПЛИС Stratix, Cyclon и др. фирмы Altera [1, 8]. В работе [9] более подробно рассматривалась гомогенная (без использования встроенных перемножителей, блоков оЗУ и др.) ПЛИС с одноуровневой структурой межсоединений. Основные функциональные блоки (рис. 1б): логический блок (лБ), соединительные блоки C1 и C2, коммутатор-маршрутизатор (S-блок или «свич-бокс») [9, 10]. Для ПЛИС типа ППВМ различных фирм характерно использование маршрутизаторов в трассировочных каналах. Быстродействие ПЛИС во многом определяется именно тем, насколько тщательно и аккуратно спроектирована структура межсоединений [6, 7].

Трехмерные интегральные схемы 3D БИС, (Компоненты и технологии №1'2011)

Увеличение плотности трехмерных ИС (3D ИС), которое становится возможным благодаря вертикальному размещению элементов, будет способствовать многократному сокращению затрат на производство ИС по сравнению с традиционными 2D ИС при той же технологии производства. 3D И С могут масштабироваться с той же скоростью, какую предусматривает закон Мура, тем самым потребители получают возможность со временем использовать все преимущества трехмерной технологии.

Программируемая коммутация в ПЛИС: взгляд изнутри, (Компоненты и технологии №11'2010)

В настоящее время зарубежными фирмами создано большое количество архитектур ПЛИС, имеющих различные наименования, структуры и особенности. С переходом на новые технологические поколения и архитектуры ПЛИС появляются все более новые структуры трассировочных каналов, определяющие быстродействие ПЛИС.

Учет резистивно-емкостных эффектов при проектировании цифровых БИС по субмикронным проектным нормам, (Компоненты и технологии №9'2010)

С наступлением эры субмикронных технологий БИС стали работать на высоких частотах, потреблять больший ток и мощность при меньших напряжениях питания. Обострились паразитные эффекты (паразитная емкость связи между проводниками, приводящая к перекрестным искажениям, электромиграция, времязависимый пробой подзатворных оксидов, паразитное падение напряжения в цепях питания и заземления, паразитные индуктивные эффекты), которые не учитывались при конструировании БИС предыдущего поколения. В субмикронных условиях проблема взаимосвязи таких параметров, как скорость, потребляемая мощность, целостность сигналов и надежность, стала столь же актуальной, как и проблема снижения площади кристалла для БИС предыдущего поколения.

Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер, (Компоненты и технологии №2'2010)

В работе описывается использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании различных вариантов микропроцессорного ядра, управляющий автомат которого заимствован из работы [1], в САПР Quartus II версии 8.1.

Проектирование микропроцессорных ядер с использованием приложения StateFlow системы MATLAB/Simulink, (Компоненты и технологии №1'2010)

Данная статья продолжает цикл работ по использованию возможностей системы визуально-имитационного моделирования MATLAB/Simulink для проектирования микропроцессорных ядер для реализации в базисе ПЛИС.

Использование различных типов памяти при проектировании учебного микропроцессорного ядра для реализации в базисе ПЛИС, (Компоненты и технологии №12'2009)

Предлагается повторно переработать проект микропроцессорного ядра из работ [1, 2] в базисе ПЛИС APEX20KE и Stratix III компании Altera с использованием САПР ПЛИС Quartus II версии 8.1, с целью изучения особенностей использования различных видов памяти. В качестве микропроцессорного ядра применяется автомат с циклом работы в два такта из работы [1].

Тестер цифровых БИС на базе JTAG, поддерживающих технологию перифирийного сканирования, (Компоненты и технологии №3'2005)

Термином JTAG обозначают совокупность средств и операций, позволяющих проводить тестирование БИС без физического доступа к каждому ее выводу.

Импортозамещающая технология ПЛИС-БМК. Часть II. Перевод проектов ПЛИС в полузаказные БИС по технологии ПЛИС-БМК, (Компоненты и технологии №8'2004)

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые современные зарубежные технологии разработки, производства и отладки радиоэлектронной аппаратуры коммерческого и индустриального назначения на их основе.

Импортозамещающая технология ПЛИС:БМК. Часть I. Разработка радиоэлектронной аппаратуры двойного применения, (Компоненты и технологии №7'2004)

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые современные зарубежные технологии разработки, производства и отладки радиоэлектронной аппаратуры коммерческого и индустриального назначения на их основе.