Программирование ПЛИС фирмы Xilinx в составе смешанной JTAG-цепочки средствами САПР Xilinx ISE Design Suite 14.4 при помощи кабеля Parallel Download Cable III
Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Xilinx через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля, сопрягающего персональный компьютер или рабочую станцию с интерфейсом JTAG через параллельный порт LPT. Приведена организация порта LPT с позиций сопряжения с интерфейсом JTAG. Описан пример смешанной цепочки кристаллов, в составе которой присутствует конфигурируемая ПЛИС. Подробно рассмотрен порядок конфигурации ПЛИС средствами САПР Xilinx ISE Design Suite.
Статьи последних номеров доступны только в печатном варианте. Вы можете приобрести свежие номера журнала «Компоненты и технологии» в свободной продаже или заказать в редакции. Извините за доставленные неудобства.
Другие статьи по данной теме:
- КИХ-фильтров в системе Xilinx System Generator с применением методологии Black Boxes
- JTAG тестирование
- Проектирование микропроцессорных ядер в САПР ПЛИС WebPACK ISE фирмы Xilinx
- Тенденции развития методов и средств автоматизации проектирования встроенных цифровых систем по материалам DATE 2002
- Проектирование схем электрических принципиальных с использованием микроконтроллеров в программной среде Proteus 8.1.
- Снова о внутрисхемном тестировании ICT. Часть 3
- Обзор современных ПЛИС и САПР фирмы Xilinx
- Новые возможности OrCAD Capture/PSpice 16.67