Программирование ПЛИС фирмы Xilinx в составе смешанной JTAG-цепочки средствами САПР Xilinx ISE Design Suite 14.4 при помощи кабеля Parallel Download Cable III
Статья посвящена практическим вопросам конфигурации ПЛИС фирмы Xilinx через диагностический интерфейс JTAG в составе цепочки из кристаллов различных производителей. Рассмотрена схема загрузочного кабеля, сопрягающего персональный компьютер или рабочую станцию с интерфейсом JTAG через параллельный порт LPT. Приведена организация порта LPT с позиций сопряжения с интерфейсом JTAG. Описан пример смешанной цепочки кристаллов, в составе которой присутствует конфигурируемая ПЛИС. Подробно рассмотрен порядок конфигурации ПЛИС средствами САПР Xilinx ISE Design Suite.
Статьи последних номеров доступны только в печатном варианте. Вы можете приобрести свежие номера журнала «Компоненты и технологии» в свободной продаже или заказать в редакции. Извините за доставленные неудобства.
Другие статьи по данной теме:
- Тестирование компонент памяти в технологии JTAG. Часть 2
- Первая в России конференция пользователей систем периферийного сканирования
- Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 5. Основы синтеза
- Новый номер журнала «Компоненты и технологии»
- Новый отечественный микроконтроллер 1986ВЕ 1Т для авиационной техники
- Protel DXP для начинающих. Урок 10
- Системы на кристалле на базе ПЛИС FPGA Xilinx с встроенными процессорами PowerPC. Часть 3
- Технология разработки алгоритмически сложных цифровых систем с помощью автоматического синтеза микропрограммных автоматов