Разработка узлов синхронизации цифровых устройств и встраиваемых микропроцессорных систем, реализуемых на базе ПЛИС фирмы Xilinx серии Spartan-6
В состав проектов цифровых устройств и встраиваемых микропроцессорных систем, выполняемых на базе кристаллов программируемой логики фирмы Xilinx семейств FPGA (Field Programmable Gate Array), как правило, входят узлы синхронизации, формирующие совокупность тактовых сигналов с различными значениями частоты и фазового сдвига для согласованного функционирования всех компонентов создаваемых устройств и систем. Для реализации этих узлов в архитектуре ПЛИС серии Spartan-6 предусмотрены специальные аппаратные блоки управления синхронизацией Clock Management Tile (CMT). Применение этих блоков обеспечивает не только возможность формирования тактовых сигналов в широком диапазоне частот, но и устранение временных перекосов, которые могут появляться при распространении сигналов синхронизации внутри кристаллов программируемой логики и на печатных платах проектируемых устройств или встраиваемых микропроцессорных систем.
Статьи последних номеров доступны только в печатном варианте. Вы можете приобрести свежие номера журнала «Компоненты и технологии» в свободной продаже или заказать в редакции. Извините за доставленные неудобства.
Другие статьи по данной теме:
- Снижение энергопотребления в системах с АЦП
- Выбор технологии программирования встроенных систем
- Разработка программного обеспечения встраиваемых микропроцессорных систем, проектируемых на базе расширяемых вычислительных платформ семейства Zynq-7000 AP SoC фирмы Xilinx. Часть 6
- Школа схемотехнического проектирования устройств обработки сигналов. Занятие 13. Языки описания аппаратуры. Язык описания аппаратуры Verilog HDL
- Проектирование в условиях временных ограничений: компиляция проектов. Часть 3
- Краткий курс HDL. Часть 2.3. Описание языка
- Новые возможности построения кристаллических систем на базе FPGA Xilinx