В состав проектов цифровых устройств и встраиваемых микропроцессорных систем, выполняемых на базе кристаллов программируемой логики фирмы Xilinx семейств FPGA (Field Programmable Gate Array), как правило, входят узлы синхронизации, формирующие совокупность тактовых сигналов с различными значениями частоты и фазового сдвига для согласованного функционирования всех компонентов создаваемых устройств и систем. Для реализации этих узлов в архитектуре ПЛИС серии Spartan-6 предусмотрены специальные аппаратные блоки управления синхронизацией Clock Management Tile (CMT). Применение этих блоков обеспечивает не только возможность формирования тактовых сигналов в широком диапазоне частот, но и устранение временных перекосов, которые могут появляться при распространении сигналов синхронизации внутри кристаллов программируемой логики и на печатных платах проектируемых устройств или встраиваемых микропроцессорных систем.
Статьи последних номеров доступны только в печатном варианте. Вы можете приобрести свежие номера журнала «Компоненты и технологии» в свободной продаже или заказать в редакции. Извините за доставленные неудобства.
Если Вы заметили какие-либо неточности в статье (отсутствующие рисунки, таблицы, недостоверную информацию и т.п.), просьба сообщить нам об этом. Пожалуйста укажите ссылку на страницу и описание проблемы.