Использование IP Integrator в САПР Vivado для ПЛИС серии 7 и UltraScale

Тарасов Илья

В течение последних лет производители ПЛИС уделяют много внимания повышению эффективности инструментов проектирования при работе с FPGA большой логической емкости. Одним из таких инструментов, который предназначен для представления проекта в виде блок-схем, является IP Integrator. Он добавлен в САПР Vivado 2013.3, как и поддерживаемый им блочный дизайн.

Статьи последних номеров доступны только в печатном варианте. Вы можете приобрести свежие номера журнала «Компоненты и технологии» в свободной продаже или заказать в редакции. Извините за доставленные неудобства.

Другие статьи по данной теме:

• Реализация обмена данными между ПЛИС и процессорной системой в Cyclone V SoC на базе платы DE1‑SoC от Terasic
• 13-я Международная выставка компонентов и комплектующих для электронной промышленности «ЭкспоЭлектроника», 20 – 22 апреля 2010, Москва, Крокус Экспо
• Графен-на-стекле позволяет получить легированный транзистор
• Новый номер журнала «Компоненты и технологии»
• Семинары "Designing with Freescale" в Москве и Санкт-Петербурге
• DSP и обработка сигналов
• Российский рынок электронных компонентов: как его видит eFind.ru
• Блоки SERDES в новых ПЛИС корпорации Microsemi. Часть 2

Сообщить об ошибке