2013
№12
Использование IP Integrator в САПР Vivado для ПЛИС серии 7 и UltraScale
В течение последних лет производители ПЛИС уделяют много внимания повышению эффективности инструментов проектирования при работе с FPGA большой логической емкости. Одним из таких инструментов, который предназначен для представления проекта в виде блок-схем, является IP Integrator. Он добавлен в САПР Vivado 2013.3, как и поддерживаемый им блочный дизайн.
Статьи последних номеров доступны только в печатном варианте. Вы можете приобрести свежие номера журнала «Компоненты и технологии» в свободной продаже или заказать в редакции. Извините за доставленные неудобства.
Другие статьи по данной теме:
- IGBT-транзисторы для автомобильных инверторов
- Новый номер журнала «Компоненты и технологии»
- Обзор маршрута проектирования ПЛИС FPGA Advantage компании Mentor Graphics. Часть 5. Основы синтеза
- Основы защиты от статического электричества. Часть 2
- Практический способ программной эмуляции Secure Digital хоста
- Радарные модули фирмы RFBeam диапазона ISM 24,05–24,25 ГГц
- Проблемы тестирования микропроцессорных реле защиты на устойчивость к преднамеренным электромагнитным деструктивным воздействиям
- Усилители и НЧ-фильтры для прецизионных АЦП последовательного приближения