Руководство по реализации схем с интерфейсами LVDS и M-LVDS

№ 8’2013
PDF версия
Низковольтная дифференциальная передача сигналов (low voltage differential signaling, LVDS) — это стандарт высокоскоростной передачи данных в каналах точка-точка. Многоточечный интерфейс LVDS (M-LVDS) — это похожий стандарт для многоточечных систем. В обоих этих стандартах применяется передача данных дифференциальными сигналами (метод двухпроводной связи, при котором приемники детектируют данные на основании разности напряжений двух комплементарных электрических сигналов). За счет этого достигается значительное повышение устойчивости к шуму и минимизация уровня собственных излучений.

Интерфейс LVDS

Интерфейс LVDS представляет собой альтернативу эмиттерно-связной логике (ЭСЛ) или положительной эмиттерно-связной логике, это решение обеспечивает меньшее энергопотребление. Основным стандартом, определяющим характеристики LVDS, является TIA/EIA‑644 [1]. Также иногда применяется стандарт масштабированного когерентного интерфейса IEEE 1596.3‑SCI (scalable coherent interface) [2]. Интерфейс LVDS широко применяется для высокоскоростной передачи данных и распределения тактовых сигналов по соединительным панелям, кабелям и межплатным соединениям, а также в каналах связи в пределах одной печатной платы.

Интерфейс LVDS обладает следующими достоинствами:

  • Скорость передачи — до 1 Гбит/с и выше.
  • Пониженный уровень электромагнитных излучений.
  • Повышенная устойчивость к шуму.
  • Низкое энергопотребление.
  • Диапазон синфазных напряжений позволяет работать при разнице потенциалов «земли» до ±1 В.

 

Интерфейс M-LVDS

Стандарт TIA/EIA‑899 для многоточечной передачи данных низковольтными дифференциальными сигналами (multipoint low voltage differential signaling, M-LVDS) расширяет концепцию LVDS для применения в многоточечных системах [3]. Интерфейс M-LVDS позволяет повысить скорость передачи в каналах связи по сравнению с TIA/EIA‑485 (RS‑485) [4, 5] или интерфейсом CAN (controller area network) [6] при одновременном сокращении энергопотребления.

Интерфейс M-LVDS обладает следующими основными отличиями от LVDS:

  • Повышенная нагрузочная способность драйвера.
  • Контролируемое время переходов.
  • Расширенный диапазон синфазных напряжений.
  • Отказоустойчивые приемники, безопасно функционирующие в отсутствии активности на шине.

 

Аспекты проектирования схем с интерфейсами LVDS/M-LVDS

В этой статье рассматриваются следующие аспекты реализации схем с интерфейсами LVDS/M-LVDS:

  • Топологии и типы шин.
  • Применение LVDS/M-LVDS для распределения тактовых сигналов.
  • Характеристики сигналов LVDS/M-LVDS.
  • Согласование и проектирование топологии печатных плат.
  • Дрожание и сдвиг фазы.
  • Синхронизация и кодирование данных.
  • Гальваническая развязка.

 

Зачем нужны LVDS и M-LVDS?

Сравнение LVDS и M-LVDS с другими протоколами передачи данных в каналах точка-точка и многоточечных системах приведено в таблице 1.

Таблица 1. Сравнение стандартов связи

Многоточечная шина

M-LVDS

Низкое энергопотребление, высокое быстродействие

Средние расстояния (максимум 20–40 м)

Типичная скорость передачи: 100 и 200 Мбит/с

RS-485

Длинные расстояния (>1 км)

Типовая максимальная скорость передачи: 16 Мбит/с

CAN

Средние расстояния (максимум 40 м)

Устойчивый протокол

Максимальная скорость передачи: 1 Мбит/с

Каналы точка-точка

LVDS

Низкое энергопотребление, высокое быстродействие

Короткие расстояния (максимум 5–10 м)

Максимальная скорость передачи: >1 Гбит/с

PELC

Высокое быстродействие

Короткие расстояния

Максимальная скорость передачи: ~3 Гбит/с

Оба стандарта позволяют сократить потребляемую мощность. В стандартах LVDS и M-LVDS используются дифференциальные сигналы с малым размахом напряжения. Из-за большей нагрузки, оказываемой многоточечной шиной, в интерфейсе M-LVDS размах выходного дифференциального напряжения увеличен по сравнению с LVDS.

Оба протокола предназначены для высокоскоростной передачи данных, как правило, через проводники печатной платы или короткие проводные соединения. Диапазон синфазных напряжений LVDS выбран исходя из этих особенностей применения. Диапазон синфазных напряжений в интерфейсе M-LVDS увеличен по сравнению с LVDS для учета дополнительного шума, присутствующего в многоточечной топологии.

 

Топология и типы шин

Устройства стандарта TIA/EIA‑644 LVDS обеспечивают высокоскоростную связь при малой потребляемой мощности. Преимущества LVDS также могут быть достигнуты в многоточечных системах при использовании устройств стандарта TIA/EIA‑899. Одним из основных факторов, влияющих на выбор применяемого компонента интерфейса LVDS или M-LVDS, является топология шины.

Точка-точка

Шины с топологией точка-точка включают в себя один драйвер и один приемник, соединенные одной парой проводов или проводников. На рис. 1 представлена типичная конфигурация шины, в которой на приемной стороне канала имеется согласующий резистор. Эта конфигурация является наиболее распространенным примером применения компонентов стандарта LVDS. Для реализации дополнительных каналов связи и повышения полной полосы пропускания между двумя точками можно использовать несколько пар проводов или проводников.

Канал LVDS точка-точка

Рис. 1. Канал LVDS точка-точка

Компания Analog Devices, Inc. выпускает линейку драйверов и приемников для одного, двух или четырех каналов LVDS, которые перечислены в таблице 2. Незадействованные выходы компонентов следует оставить неподключенными.

Таблица 2. Драйверы и приемники LVDS

Компонент

Количество каналов передачи

Количество каналов приема

ADN4661

1

0

ADN4662

0

1

ADN4663

2

0

ADN4664

0

2

ADN4665

4

0

ADN4666

0

4

ADN4667

4

0

ADN4668

0

4

Компоненты стандарта M-LVDS также могут быть использованы в топологии точка-точка, когда один и тот же приемопередатчик применяется для реализации схемы драйвера (при отключенном приемнике) и приемника (при отключенном драйвере).

Многоотводная конфигурация

Несколько приемников можно подключить к одному драйверу, используя многоотводную топологию шины, как показано на рис. 2.

Многоотводная шина LVDS

Рис. 2. Многоотводная шина LVDS

Интерфейс LVDS предназначен для каналов точка-точка, и поэтому количество подключаемых приемников и дальность действия в многоотводной конфигурации будут ограничены. При использовании в многоотводной топологии компонентов стандарта M-LVDS количество узлов может достигать 32, а допустимое расстояние передачи увеличивается по сравнению с компонентами стандарта LVDS.

Многоточечная конфигурация

Для сетей, в которых передавать или принимать данные могут несколько устройств, подходит многоточечная топология шины. Для подобных задач предназначен интерфейс M-LVDS, позволяющий подключать к одной шине до 32 узлов. Существует два типа многоточечных шин: полудуплексная и дуплексная, которые показаны на рис. 3 и 4 соответственно.

Полудуплексная шина M-LVDS

Рис. 3. Полудуплексная шина M-LVDS

В полудуплексной шине используются два провода, поэтому в каждый отдельно взятый момент времени только одно устройство может передавать данные, а другие устройства принимают их. В дуплексной шине используются четыре провода, что позволяет одному узлу одновременно передавать данные другому передающему узлу (например, ведомым устройствам, которые отвечают на широковещательные команды, посылаемые ведущим устройством во все узлы).

Дуплексная шина M-LVDS

Рис. 4. Дуплексная шина M-LVDS

Дополнительным фактором, который требуется учитывать в многоточечных шинах, является нахождение шины в состоянии покоя. Когда ни одно из устройств не передает данные, дифференциальное напряжение на согласованной шине будет близко к 0 В. Это означает, что выходной сигнал стандартного приемника с симметричными порогами входного сигнала будет иметь неопределенное состояние. Такие приемники, имеющие пороговые значения входного сигнала ±50 мВ, называются приемниками M-LVDS первого типа (табл. 3). Чтобы обеспечить достоверное состояние выходного сигнала приемника (низкий логический уровень) при отсутствии активности на шине в приемниках M-LVDS второго типа применяется смещение порогов входного сигнала до уровней +50 и +150 мВ.

Таблица 3. Приемопередатчики M-LVDS

Компонент

Тип приемника

Дуплекс

Скорость передачи, Мбит/с

ADN4690E

1

Полудуплексный

100

ADN4691E

1

Полудуплексный

200

ADN4692E

1

Дуплексный

100

ADN4693E

1

Дуплексный

200

ADN4694E

2

Полудуплексный

100

ADN4695E

2

Дуплексный

100

ADN4696E

2

Полудуплексный

200

ADN4697E

2

Дуплексный

200

 

Применение в задаче распределения тактовых сигналов

Интерфейсы дифференциальной передачи сигналов, такие как LVDS, являются хорошим выбором для распределения тактовых сигналов по плате. Помимо устойчивости к синфазному шуму особенно привлекательным свойством LVDS является уменьшение собственных излучений за счет связи между двумя сигналами противоположной полярности.

Распределение тактовых сигналов в многоотводной конфигурации

Во многих задачах один источник тактового сигнала используется для синхронизации нескольких узлов схемы. Простой подход к распределению сигнала от одного источника тактового сигнала по нескольким узлам при помощи интерфейса LVDS заключается в применении многоотводной топологии шины, как показано на рис. 5. Выход источника синхронизации подключается к паре сигнальных проводников с короткими отводами к различным узлам схемы.

Распределение тактового сигнала LVDS в многоотводной конфигурации

Рис. 5. Распределение тактового сигнала LVDS в многоотводной конфигурации

Недостаток этого подхода заключается в ограниченном количестве подключаемых узлов, а также в ухудшении целостности сигнала из-за отводов от шины, которое проявляется в виде дополнительного дрожания фазы. Длину отводов и импеданс в подобной конфигурации необходимо тщательно контролировать.

Распределение тактового сигнала в конфигурации точка-точка

Сигнал от одного источника синхронизации может быть передан в одиночный узел, работающий с тактовым сигналом LVDS, при помощи канала точка-точка. Этот подход можно распространить на случай синхронизации нескольких узлов при помощи буфера LVDS, выполняющего функцию разветвления сигнала. Буфер LVDS принимает выходной тактовый сигнал стандарта LVDS от источника синхронизации и подает его на несколько внутренних драйверов для распределения по принимающим узлам через каналы точка-точка. Преимущество этого подхода заключается в отсутствии ответвлений от шины, которые влияют на характеристики тактового сигнала.

Примером подобного устройства является буфер распределения тактового сигнала ADN4670. Он способен распределять сигнал от одного из двух источников синхронизации по 10 выходам, как показано на рис. 6. Отдельные выходы можно активировать и отключать при помощи регистра, программируемого через последовательный интерфейс, который также используется для выбора источника тактового сигнала.

Схема применения ADN4670 для распределения тактового сигнала по 10 узлам через каналы LVDS точка-точка

Рис. 6. Схема применения ADN4670 для распределения тактового сигнала по 10 узлам через каналы LVDS точка-точка

Любой буфер, размещаемый между выходом источника сигнала LVDS и входом оконечного приемника сигнала LVDS, вносит небольшое дрожание фазы, однако архитектура ADN4670 оптимизирована для поддержания малого аддитивного дрожания фазы (менее 300 нс). Взаимный фазовый сдвиг между 10 выходами поддерживается на уровне менее 30 пс при частоте тактового сигнала до 1,1 ГГц.

Распределение тактового сигнала при помощи M-LVDS

Еще один вариант распределения тактового сигнала заключается в применении приемопередатчиков M-LVDS, которые способны обеспечить распределение тактового сигнала по 32 узлам в многоотводной (или многоточечной) топологии. Для такой задачи подходят приемники M-LVDS первого типа (такие, как в компонентах ADN4690E–ADN4693E), которые не имеют смещения порога принимаемого сигнала. (Это смещение может приводить к искажению скважности тактового сигнала.)

Приемопередатчики M-LVDS серии ADN4690E-ADN4693E с приемниками первого типа также имеют функцию ограничения скорости нарастания фронтов в выходных драйверах, которая обеспечивает дополнительное сокращение излучений и влияния отражений от ответвлений шины.

 

Дифференциальная передача сигналов и стандарты LVDS/M-LVDS

Дифференциальная передача сигналов — это метод связи, в котором передатчик посылает два комплементарных сигнала, а приемник формирует выходной сигнал на основании разности напряжений в двух сигнальных линиях. Такая форма связи, которая применяется и в LVDS, и в M-LVDS, имеет два очевидных преимущества: высокую устойчивость к шуму и низкий уровень излучений.

Высокая устойчивость к шуму обусловлена тем, что шум обычно наводится на обе сигнальные линии в одинаковой степени, не вызывая изменения дифференциального сигнала. Низкий уровень излучений при дифференциальной передаче сигналов вызван жесткой связью между двумя проводниками, переносящими дифференциальный сигнал, в типичной среде распространения сигнала (кабель «витая пара» или близко расположенные полосковые линии).

Определения и уровни выходных сигналов

В LVDS и M-LVDS одна сигнальная линия является неинвертирующей (то есть при передаче логической единицы на ней устанавливается высокий уровень напряжения, а при передаче логического нуля — низкий уровень напряжения), а другая линия — инвертирующей (то есть сигнал, передаваемый по ней, является комплементарным по отношению к сигналу в неинвертирующей линии). Разность напряжений между двумя сигнальными линиями называется дифференциальным напряжением, VOD. Символ VOD или |VOD| также используется для обозначения амплитуды дифференциального напряжения. Сигнал в каждой из двух сигнальных линий имеет максимальный размах |VOD| и центрирован относительно синфазного напряжения VOC(другое название — напряжение смещения, VOS). Дифференциальное напряжение изменяется относительно  0 В. Типичные уровни сигналов в LVDS, а также дифференциальное напряжение сигнала VOD и синфазное напряжение VOC показаны на рис. 7. На этом рисунке неинвертирующий сигнал обозначен как VOUT+, а инвертирующий сигнал — как VOUT–.

Уровни выходных сигналов LVDS

Рис. 7. Уровни выходных сигналов LVDS

Дифференциальное напряжение на шине LVDS или M-LVDS генерируется источником тока драйвера. Неинвертирующие выходы драйвера или входы приемника LVDS обычно отмечаются символом «+», а инвертирующие выходы драйвера или входы приемника — символом «–».

Двухканальные компоненты LVDS ADN4663 и ADN4664 для топологии точка-точка

Рис. 8. Двухканальные компоненты LVDS ADN4663 и ADN4664 для топологии точка-точка

Наименования выводов, используемые в двухканальном драйвере LVDS ADN4663 и двухканальном приемнике LVDS ADN4664, можно увидеть на рис. 8. В интерфейсе M-LVDS применяются те же соглашения о наименовании линий шины, что и в приемопередатчиках физического уровня RS‑485:

  • A — обозначение линии неинвертирующего;
  • B — обозначение линии инвертирующего сигнала;
  • Y и Z — обозначения выходов драйверов в дуплексном приемопередатчике.

Отличие LVDS и M-LVDS от других стандартов дифференциальной передачи сигналов состоит в том, что в них используется малый размах выходного напряжения. Значения дифференциального выходного напряжения и диапазона синфазных напряжений для LVDS и M-LVDS показаны на рис. 9. Размах выходного напряжения, |VOD|, в LVDS имеет диапазон от 250 (min) до 450 мВ (max) при нагрузке 100 Ом. Малый размах выходного напряжения позволяет поддерживать низкое энергопотребление, а также гарантировать короткую длительность переходов, что необходимо для высокоскоростной передачи данных, и, в то же время, избежать чрезмерно высокой скорости нарастания/спада сигналов. В общем случае время нарастания и спада составляет порядка сотен пикосекунд, что соответствует скорости нарастания от 0,5 до 2,5 В/нс.

Уровни сигналов в LVDS и M-LVDS

Рис. 9. Уровни сигналов в LVDS и M-LVDS

Для повышения устойчивости схемы передачи сигналов к возможным рассогласованиям импедансов, вызванным наличием нескольких драйверов/приемников и отводов от шины, в интерфейсе M-LVDS применяются драйверы с ограничением скорости нарастания. Это означает, что скорость передачи в интерфейсе M-LVDS ограничена по сравнению с LVDS. Компоненты линейки ADN4690E-ADN4697E выпускаются в вариантах с быстродействием до 100 или до 200 Мбит/с.

Еще одной характеристикой M-LVDS является повышенная мощность драйвера. Как следствие, размах выходного напряжения, |VOD|, имеет диапазон от 480 (min) до 650 мВ (max) при нагрузке 50 Ом (два согласующих резистора номиналом 100 Ом, по одному резистору на каждом из концов шины).

Пороговые уровни приемника

Пороговыми уровнями приемника называются уровни дифференциального напряжения, при превышении или падении принимаемого сигнала ниже которых принимается решение о приеме логической единицы или логического нуля соответственно. В LVDS логической единице соответствует положительное напряжение VOD ≥ +100 мВ, а логическому нулю — отрицательное напряжение VOD –100 мВ.

В приемниках M-LVDS первого типа логической единице соответствует положительное напряжение VOD +50 мВ, а логическому нулю — отрицательное напряжение VOD  –50 мВ.

Между этими пороговыми напряжениями находится переходная область. Если входной сигнал постоянно находится в этой области, то выход приемника в LVDS будет иметь неопределенное состояние: он может принимать как высокий, так и низкий уровень. Такая ситуация может возникать, если к приемнику не подключен активный драйвер LVDS, либо при коротком замыкании в цепи. Приемники LVDS Analog Devices являются отказоустойчивыми, и в подобных случаях выход приемника принимает высокий логический уровень.

В интерфейсе M-LVDS любой узел на шине может передавать сигнал, но когда узел неактивен, все выходы драйвера отключаются. Как и в LVDS, отсутствие сигнала на шине приводит к попаданию дифференциального напряжения в приемниках первого типа в неопределенную область. Чтобы обеспечить отказоустойчивость, в стандарте M-LVDS также описаны приемники второго типа, которые имеют смещенные пороги: +150 мВ для принятия решения о приеме логической единицы и +50 мВ для принятия решения о приеме логического нуля. Это означает, что при отсутствии активности на шине или обрыве цепи выходной сигнал приемников M-LVDS второго типа будет иметь логический низкий уровень. Пороги приемников LVDS, а также приемников M-LVDS первого и второго типа изображены на рис. 10.

Пороги приемника в LVDS и M-LVDS

Рис. 10. Пороги приемника в LVDS и M-LVDS

Дальность передачи

На дальность передачи данных в интерфейсах LVDS и M-LVDS влияют два основных фактора: среда распространения и скорость передачи данных. Стандартным критерием для принятия решения о том, возможна ли достоверная передача сигнала на определенное расстояние, является количество дрожания фазы, наблюдаемого в приемных узлах. Этот критерий зависит от конкретного приложения: в некоторых задачах дрожание фазы не должно превышать 5% или менее, в то время как в других областях применения допустимым является дрожание фазы до 20%.

Проводники печатной платы, как правило, позволяют передавать сигналы на расстояние порядка десятков сантиметров, в то время как при использовании кабеля «витая пара» дальность передачи составляет метры для LVDS и десятки метров для M-LVDS. Параметры конструкции печатной платы и типы кабеля воздействуют на сигнал по-разному, и поэтому так же влияют на максимальную дальность передачи.

Увеличение скорости передачи данных сильно ограничивает дальность действия. Сигналы LVDS со скоростью 1 Гбит/с могут передаваться только по высококачественному кабелю длиной до одного метра (может также потребоваться применение дополнительных схем аналогового преобразования сигнала), в то время как сигналы со скоростью 100 Мбит/с могут передаваться на расстояние 10 м (в зависимости от типа кабеля). Сигналы M-LVDS в общем случае могут передаваться по кабелям большей длины благодаря увеличенной мощности драйвера, однако при скорости передачи, равной сотням Мбит/с, кабель должен быть короче, чем при скорости, равной десяткам Мбит/с. На рис. 11 схематически показана зависимость между скоростью передачи данных и длиной кабелей в LVDS и M-LVDS для некоторых типичных областей применения.

Зависимость длины кабеля (витая пара) от скорости передачи данных для некоторых типичных областей применения LVDS и M-LVDS

Рис. 11. Зависимость длины кабеля (витая пара) от скорости передачи данных для некоторых типичных областей применения LVDS и M-LVDS

К другим факторам, влияющим на максимальную дальность передачи, относятся:

  • Характеристики передатчика.
  • Другие компоненты среды передачи, например переходные отверстия на печатной плате или разъемы при передаче по кабелю.
  • В M-LVDS или многоотводной топологии LVDS — количество узлов на шине и длина ответвлений от шины.

Из-за большого числа факторов, влияющих на допустимую длину кабеля, стандарты TIA/EIA‑644 (LVDS) и TIA/EIA‑899 (M-LVDS) рекомендуют по возможности тестировать качество передачи по кабелю. Подобное тестирование позволяет измерить дрожание фазы принимаемого сигнала и определить, насколько практично применение кабеля определенного типа и определенной длины. Измерения можно провести при помощи «глазковой» диаграммы. Пример «глазковой» диаграммы сигнала на выходе драйвера ADN4696E изображен на рис. 12.

«Глазковая» диаграмма выходного сигнала драйвера ADN4696E

Рис. 12. «Глазковая» диаграмма выходного сигнала драйвера ADN4696E

 

Согласование и проектирование топологии печатной платы

Высокоскоростные каналы передачи, наподобие используемых для передачи сигналов LVDS и M-LVDS, следует рассматривать в контексте теории линий передачи, независимо от способа их реализации (кабель или проводники печатной платы). Для поддержания высокой скорости передачи в интерфейсах LVDS и M-LVDS необходимо короткое время нарастания/спада. Это означает, что рассогласования импеданса на конце канала передачи могут существенно повлиять на передаваемый сигнал по мере его распространения от драйвера к дальним концам шины. Во избежание ухудшения качества сигнала следует использовать среду передачи с контролируемым импедансом, а также корректную схему согласования.

Номинал согласующего резистора должен соответствовать импедансу среды передачи; для LVDS он обычно равен 100 Ом. В простом канале точка-точка необходимо добавить согласование лишь на дальнем от драйвера конце шины, как показано на рис. 13. В многоотводных шинах может быть использована такая же схема согласования, если драйвер и приемники находятся по разные стороны шины. В противном случае согласующие резисторы нужно добавить на обоих концах шины.

Согласование в канале точка-точка

Рис. 13. Согласование в канале точка-точка

В интерфейсе M-LVDS согласование добавляется на обоих концах шины, а увеличенная мощность, закладываемая при проектировании драйверов, отчасти обусловлена этим двойным согласованием (эффективная нагрузка равна 50 вместо 100 Ом).

Некоторые компоненты имеют интегрированные согласующие резисторы. Если компонент расположен не на том конце шины, где необходимо согласование, или если в схеме уже обеспечено корректное согласование, их потребуется отключить. Если на шине LVDS подключены два или более 100‑омных резисторов или на шине M-LVDS подключено более двух резисторов, то шина будет иметь избыточное согласование. Это приведет к уменьшению амплитуды сигнала и увеличению отражений, что в совокупности вызовет снижение устойчивости к шуму, ухудшение временных соотношений и сокращение максимальной дальности передачи.

Контролируемые импедансы

Одной из сложностей при проектировании каналов LVDS и M-LVDS является необходимость поддержания постоянного, контролируемого импеданса шины. В каналах, реализованных в пределах одной печатной платы, непостоянство импеданса может возникать из-за переходных отверстий, рассогласования длины проводников отдельных сигналов дифференциальной пары, а также изменения расстояния между проводниками или их ширины.

При дифференциальной передаче сигналов на печатной плате два сигнальных проводника обычно размещаются близко друг к другу и имеют жесткую связь. Это означает, что два сигнала имеют общее поле, что приводит к подавлению излучения и уменьшению восприимчивости к синфазному шуму. Проблемы могут возникать, если проводники необходимо разделить, например, при их подключении к разъему, что вызовет изменение импеданса. В данном случае предпочтительным может стать ослабление требования к жесткой связи между сигналами при поддержании постоянного расстояния между ними и постоянной ширины проводников по всей длине канала.

Крутые повороты или последовательности изгибов проводников на печатной плате также могут влиять на качество сигнала. В общем случае угол поворота проводников следует минимизировать, и он не должен превышать 45°. (В идеале вместо острых углов желательно иметь плавные изгибы проводников.)

Если один проводник в дифференциальной паре длиннее другого, то между двумя сигналами может возникать сдвиг фаз. Сделать проводники абсолютно одинаковой длины можно не всегда, но при проектировании топологии печатной платы следует, по возможности, минимизировать разницу в их длине.

Выбирать разъемы необходимо таким образом, чтобы вносимое ими рассогласование импедансов на шине было минимальным. Импеданс кабелей и проводников на соединительных платах также, по возможности, должен быть максимально близким к импедансу проводников печатной платы. Соединения на соединительной плате могут вносить значительную емкость в импеданс шины, в связи с чем может потребоваться уменьшить скорость передачи или длину проводников печатной платы для учета возможных искажений сигнала.

Пример топологии печатной платы для высокоскоростного интерфейса M-LVDS (оценочная плата семейства дуплексных приемопередатчиков M-LVDS ADN469xE — EVAL-ADN469xEFDEBZ) приведен на рис. 14. Проводники, по которым передаются сигналы A, B, Y и Z, имеют согласованную длину и импеданс 50 Ом, образуемый за счет соответствующего выбора геометрии на четырехслойной печатной плате. Согласующий резистор помещен рядом с выводами компонента. Эта топология является лишь ориентиром и будет отличаться от окончательного варианта в пользовательском устройстве, поскольку оценочная плата содержит дополнительные элементы, такие как тестовые точки и джамперы.

Оценочная плата EVAL-ADN469xEFDEBZ

Рис. 14. Оценочная плата EVAL-ADN469xEFDEBZ

 

Дрожание фазы, сдвиг фаз, кодирование данных и синхронизация

При использовании высокоскоростных интерфейсов с дифференциальными сигналами, таких как LVDS и M-LVDS, критически важным параметром с точки зрения обеспечения качества является точная синхронизация. Проводники печатной платы, разъемы и кабельные соединения могут ухудшать качество тактового сигнала и сигналов данных, вследствие чего во временных параметрах системы следует предусмотреть запас для учета погрешностей. Таким образом, для достижения максимальной пропускной способности в канале связи LVDS или M-LVDS может потребоваться глубокий временной анализ. Современные процессоры и микросхемы программируемой логики (FPGA) могут иметь встроенные функции коррекции погрешностей синхронизации, однако их потенциальные возможности зачастую имеют четко ограниченные пределы, определяемые, например, допустимым уровнем дрожания фазы.

Что такое дрожание фазы?

Дрожанием фазы называется смещение фронта сигнала относительно его идеального положения во времени. При наблюдении периодического сигнала на осциллографе его фронты будут флуктуировать вперед и назад по отношению к точке синхронизации.

Дрожание фазы можно легко количественно описать через погрешность временного интервала — разницу во времени между реальным моментом появления фронта сигнала и временем, когда он должен произойти. Обычно для определения источников дрожания фазы строится гистограмма по большому количеству измеренных погрешностей временных интервалов. С ее помощью можно отделить детерминированное дрожание фазы от случайного дрожания фазы. При ограниченном числе отсчетов полное дрожание фазы можно количественно описать через разницу во времени между самым ранним и самым поздним появлением фронта в анализируемой выборке.

Полное дрожание фазы можно также наблюдать визуально путем наложения множества осциллограмм на экране осциллографа, как показано на рис. 15. Ширина наложенных друг на друга переходов будет соответствовать полному дрожанию фазы, а свободная область между ними называется «глазком». Внутри этого «глазка» приемник может выполнять выборку сигнала.

Временные диаграммы, иллюстрирующие погрешность временного интервала, дрожание фазы и величину «глазка»

Рис. 15. Временные диаграммы, иллюстрирующие погрешность временного интервала, дрожание фазы и величину «глазка»

Случайное дрожание фазы обусловлено электрическим и тепловым шумом. Результирующее распределение такой погрешности является гауссовским. Случайное дрожание фазы не имеет фиксированных предельных значений, и по мере записи большего количества отсчетов функция распределения вероятности продолжает расти.

В свою очередь, детерминированное дрожание фазы ограничено. Количество такого дрожания фазы в системе фиксировано и обусловлено рядом определенных факторов, таких как топология печатной платы и характеристики драйвера. Одним из типов детерминированного дрожания фазы является периодическое дрожание фазы, которое характеризуется разницей во времени между каждым периодом сигнала по сравнению с идеальным значением периода. Периодическое дрожание фазы также описывается через разницу пиковых значений, то есть разность между самым коротким и самым длинным наблюдаемыми периодами.

Что такое сдвиг фаз?

Существуют различные определения сдвига фаз, некоторые из них обычно применяются при проектировании высокоскоростных каналов LVDS. Наиболее общее определение сдвига фаз — это разница во времени распространения двух сигналов дифференциальной пары. Ее наличие означает, что переходы фронтов одного сигнала пары не будут точно совпадать с переходами комплементарного ему сигнала. (Точка перехода будет ассиметричной.)

Сдвигом фаз импульсов дифференциального сигнала называется разность между временем перехода из низкого состояния в высокое (tPLH) и временем перехода из высокого состояния в низкое (tPHL). Сдвиг приводит к искажению скважности: то есть битовый интервал для логической единицы будет короче или длиннее, чем для логического нуля. Эффект сдвига фаз импульсов показан на рис. 16. Синяя временная диаграмма соответствует входному сигналу, зеленая — идеальному выходному сигналу (когда время перехода из высокого состояние в низкое и из низкого состояния в высокое совпадает), а красная — реальному выходному сигналу, в котором разница между tPLH и tPHL приводит к сдвигу фаз импульса.

Временные диаграммы, иллюстрирующие вычисление сдвига фаз

Рис. 16. Временные диаграммы, иллюстрирующие вычисление сдвига фаз

Межканальный сдвиг фаз и сдвиг фаз между отдельными компонентами — одни из наиболее важных параметров в типичных приложениях интерфейса LVDS, где имеется несколько каналов данных, которые должны оставаться синхронизированными. Межканальный сдвиг фаз — это разница между самым ранним и самым поздним переходом из низкого состояния в высокое или высокого состояния в низкое (в зависимости от того, какая из двух величин больше) для всех каналов в компоненте. Понятие сдвига фаз между компонентами распространяет эту концепцию на каналы нескольких компонентов.

Сдвиг фаз между несколькими каналами (в одном или нескольких компонентах) показан на рис. 17. Синяя временная диаграмма соответствует входному сигналу, а четыре красных временных диаграммы — сигналам выходных каналов одного или нескольких компонентов. На рисунке указана разница между самым ранним и самым поздним tPLH, а также разница между самым ранним и самым поздним tPHL. Межканальный сдвиг фаз или сдвиг фаз между компонентами равен большей из этих величин (в случае, изображенном на рис. 17, — это разница между самым ранним и самым поздним значением tPHL).

Временные диаграммы, иллюстрирующие межканальный сдвиг фаз или сдвиг фаз между компонентами

Рис. 17. Временные диаграммы, иллюстрирующие межканальный сдвиг фаз или сдвиг фаз между компонентами

И межканальный сдвиг фаз, и сдвиг фаз между компонентами приводят к тому, что сигналы в параллельных каналах данных принимаются не в фазе друг по отношению к другу, даже если они были идеально синхронизированы на передающем конце. Это может вызывать трудности при выборке сигналов в многоканальных конфигурациях.

Кодирование данных и синхронизация

Трудности для синхронизации в интерфейсе LVDS могут возникать не только из-за высокой скорости передачи данных, но и из-за кодирования данных. Во многих областях применения интерфейса LVDS в целях повышения пропускной способности для передачи данных используется несколько параллельных каналов. Передатчик должен синхронизировать передаваемые по этим каналам данные, а приемник должен осуществлять выборку сигнала в каждом канале в подходящий момент времени.

В интерфейсах LVDS с малым количеством каналов последовательные потоки данных, как правило, передаются на более высокой скорости. Высокая скорость требует от приемного устройства быстрой синхронизации с потоком входных данных, а кроме того, помимо точной выборки каждого бита приемному устройству также необходимо детектировать кадры данных в битовом потоке.

Чтобы помочь приемному устройству синхронизироваться с принимаемыми данными, вместе с каналами данных можно передавать и тактовый сигнал. Такой подход называется синхронной с источником передачей данных. Существует несколько методов передачи тактового сигнала с данными. Тактовый сигнал может передаваться параллельно по отдельному каналу с периодом, соответствующим длительности одного бита данных (single data rate, SDR) или двум битам данных (double data rate, DDR). В последовательных интерфейсах LVDS также может осуществляться передача сигнала кадровой синхронизации. Примеры синхронной с источником передачи данных в АЦП с интерфейсом LVDS для режимов SDR и DDR показаны на рис. 18.

Временные диаграммы входного сигнала АЦП и выходного сигнала LVDS, синхронизированного в источнике

Рис. 18. Временные диаграммы входного сигнала АЦП и выходного сигнала LVDS, синхронизированного в источнике

Альтернативой выделенным каналам сигналов синхронизации является подход, заключающийся во внедрении тактового сигнала в поток данных. При этом методе в передаваемый поток вставляются фиксированные биты, которые детектируются приемным узлом для синхронизации с поступающими на него данными.

Межканальный сдвиг фаз и сдвиг фаз между компонентами могут компенсироваться на приемной стороне при помощи схемы динамической фазовой подстройки (dynamic phase adjustment, DPA), реализованной в современных микросхемах FPGA. По принятому синхронному с источником тактовому сигналу FPGA генерирует несколько внутренних тактовых сигналов с различными фазами и определяет, какой из них наиболее подходит для выборки в каждом отдельно взятом канале данных.

Если схемы DPA в наличии нет, то интерфейс должен работать в соответствии со строгим временным бюджетом. Разность между периодом следования битов, с одной стороны, и суммой межканального сдвига фаз и временем выборки, с другой, должна быть ненулевой. Остающийся интервал времени называется запасом по сдвигу фаз в приемнике. Межканальный сдвиг фаз передатчика включает в себя разницу во времени распространения сигналов отдельных каналов, обусловленную характеристиками передающего узла и среды, а также расхождение во времени тактового сигнала относительно данных.

 

Гальваническая развязка

Во избежание протекания нежелательных токов, которые могут приводить к ухудшению работы или повреждению электронного оборудования, можно применять развязку внешних интерфейсов относительно логических схем. Метод гальванической развязки, изображенный на рис. 19, позволяет пропускать поток информации, предотвращая протекание тока. Полную гальваническую развязку сигналов данных и напряжения питания можно обеспечить при помощи технологий развязки цифровых сигналов iCoupler и развязки по питанию isoPower [7].

Гальваническая развязка

Рис. 19. Гальваническая развязка

К возможным областям применения гальванической развязки для интерфейсов LVDS и M-LVDS относятся защитная и/или функциональная развязка каналов связи между платами, на соединительных платах и в рамках одной печатной платы.

Примером применения защитной развязки является система с передачей сигналов M-LVDS по соединительной плате, в которой одна или несколько подключаемых плат расширения могут подвергаться большим импульсным броскам напряжения. Гальваническая развязка интерфейса M-LVDS гарантирует, что подобные ситуации не будут влиять на другие схемы в системе. Примером области применения, в которой предпочтительно использовать функциональную развязку, является измерительное оборудование. Гальваническая развязка каналов LVDS между, например, АЦП и FPGA, может обеспечить «плавающий» слой заземления, который минимизирует помехи от остальной части системы для повышения целостности измеряемых данных.

Схема, изображенная на рис. 20, — это типовое схемотехническое решение из библиотеки Circuit from the Lab (CFTL), которое демонстрирует полнофункциональную гальваническую развязку интерфейса LVDS [8]. Развязку логических входов драйвера LVDS ADN4663 и логических выходов приемника LVDS ADN4664 от остальной части подключаемого к шине устройства обеспечивает компонент ADuM3442.

Упрощенная схема изолированного интерфейса LVDS (показаны не все связи)

Рис. 20. Упрощенная схема изолированного интерфейса LVDS (показаны не все связи)

Гальваническая развязка по питанию обеспечивается при помощи компонента ADuM5000. Помимо гальванической развязки по питанию в схеме решен целый ряд других вопросов, возникающих при развязке каналов LVDS в промышленном и измерительном оборудовании:

  • Развязка входных логических сигналов драйверов LVDS или выходных логических сигналов приемников LVDS, гарантирующая соответствие стандарту связи LVDS на стороне шины.
  • Высокая интеграция схемы развязки благодаря применению всего двух дополнительных компонентов в корпусе SOIC (ADuM3442 и ADuM5000) для гальванической изоляции стандартных компонентов интерфейса LVDS — ADN4663 и ADN4664.
  • Низкое энергопотребление по сравнению с традиционными методами гальванической развязки (оптопары).
  • Несколько каналов гальванической развязки. Эта схема демонстрирует гальваническую развязку четырех каналов (два канала передачи и два канала приема).
  • Высокое быстродействие. Схема гальванической развязки может работать со скоростью до 150 Мбит/с, облегчая выполнение базовых требований к быстродействию интерфейса LVDS.

Схема, изображенная на рис. 20, осуществляет гальваническую развязку двухканального драйвера LVDS и двухканального приемника LVDS. Это позволяет продемонстрировать в рамках одной платы два полнофункциональных тракта передачи и приема.

Литература
  1. TIA/EIA‑644 Standard. Electrical Characteristics of Low Voltage Differential Signaling (LVDS) Interface Circuits.
  2. IEEE Standard 1596.3-1996. IEEE Standard for Low-Voltage Differential Signals (LVDS) for Scalable Coherent Interface (SCI).
  3. TIA/EIA‑899 Standard. Electrical Characteristics of Multipoint-Low-Voltage Differential Signaling (M-LVDS) Interface Circuits for Multipoint Data Interchange.
  4. Marais H. RS‑485/RS‑422 Circuit Implementation Guide. Application Note AN‑960. Analog Devices, Inc., 2009.
  5. TIA/EIA‑485‑A Standard. Electrical Characteristics of Generators and Receivers for Use in Balanced Digital Multipoint Systems.
  6. Watterson C. Controller Area Network (CAN) Implementation Guide. Application Note AN‑1123. Analog Devices, Inc., 2012.
  7. Chen B. iCoupler Products with isoPower Technology: Signal and Power Transfer Across Isolation Barrier Using Micro-Transformers. Technical Article. Analog Devices, Inc., 2006.
  8. Watterson C. Circuit Note CN‑0256. Isolated LVDS Interface Circuit Analog Devices, Inc., 2012.

Добавить комментарий

Ваш адрес email не будет опубликован. Обязательные поля помечены *