Новые сверхвысокочастотные АЦП компании Analog Devices

В системах связи, использующих технологию Software Defined Radio (SDR) и цифровую обработку сигналов, необходимо осуществлять аналого-цифровое преобразование сигналов в широком диапазоне частот входных сигналов. При построении приемников с цифровой обработкой сигналов (ЦОС) в тракте промежуточной частоты требования к частоте дискретизации значительно ниже, чем для приемников с ЦОС в тракте высокой частоты. В современных устройствах связи широко распространены диапазоны частот 2,4 и 5 ГГц, что вызывает потребность в АЦП с частотами дискретизации более 1 ГГц. Компания Analog Devices постоянно совершенствует свою продукцию и для решения задач ЦОС в высокочастотных системах связи и измерений выпустила несколько новых АЦП, параметры которых приведены в таблице [1].

Примечание. *Далее в тексте использовано обозначение дБ.

Сверхвысокочастотные АЦП находят применение в цифровых осциллографах, тестовых измерительных приборах, промышленных АЦП, автоматизированном тестовом оборудовании для микросхем и приборов, в радарных системах и сканерах, в медицинском диагностическом оборудовании, в приемниках базовых станций мобильной связи (GSM/EDGE, CDMA2000, UMTS, LTE и WiMax), в широкодиапазонных цифровых приемниках и сканерах, а также для цифровой коррекции предыскажений ВЧ-сигналов.

Как следует из таблицы, АЦП обеспечивают динамический диапазон не хуже 61 дБ при частоте дискретизации до 3 ГГц и 57,5 дБ при частоте дискретизации 10 ГГц. Самым быстродействующим является 12‑разрядный конвейерный АЦП AD9213 с частотой дискретизации 10 ГГц, предназначенный для применения в трактах промежуточной или высокой частоты систем связи 5G. Выпускается две модификации этого типа АЦП: AD9213-6G (максимальная частота дискретизации 6 ГГц) и AD9213-10G (максимальная частота дискретизации 10,25 ГГц).

Все приведенные в таблице АЦП имеют схожую структуру и различаются в основном своими характеристиками. Рассмотрим более подробно параметры самого быстродействующего АЦП AD9213 [2].

Основные характеристики AD9213 (рис. 1):

• число разрядов: 12;
• полная шкала входных сигналов: 1,4 В (п‑п);
• входное сопротивление: 50 Ом;
• полоса пропускания входного буферного усилителя: 6,5 ГГц;
• спектральная плотность шума: –154 дБ/Гц;
• динамический диапазон (SFDR): 68 дБн (на частоте 1 ГГц при уровне входного сигнала –1 дБ);
• защита входных цепей от перенапряжений;
• возможность автоматической регулировки усиления входного буферного усилителя с использованием встроенного порогового детектора;
• потребляемая мощность: 5,1 Вт при частоте дискретизации 10 ГГц;
• вывод данных через последовательный высокоскоростной интерфейс класса 1 JESD204B (16 линий, максимальная скорость передачи 16 Гбит/с, в одной из четырех возможных конфигураций: передача по одной, двум, четырем или восьми дифференциальным CML-парам проводов в зависимости от конфигурации встроенного понижающего преобразователя (DDC) и допустимой скорости приема;
• встроенный DDC с автоматической регулировкой усиления;
• возможность синхронизации при работе нескольких АЦП одновременно;
• встроенный умножитель частоты на основе ФАПЧ;
• 16 предустановленных профилей для скачкообразной перестройки частоты;
• датчик температуры на кристалле;
• встроенный источник отрицательного напряжения;
• вероятность появления ошибок кода (CER): не более 10^–16.

Рис. 1. Функциональная схема АЦП AD9213

Преобразователь содержит буферный усилитель (BUFFER) и 12‑разрядный АЦП (ADC CORE). В АЦП встроен (на схеме не показан) программируемый пороговый детектор (Fast Detect), позволяющий осуществлять мониторинг уровня входного сигнала по состоянию контрольного бита выходного регистра. Если входной уровень превышает запрограммированный порог, то благодаря малому времени запаздывания информации о превышении порога коэффициент усиления системы можно быстро уменьшить, чтобы избежать перегрузки АЦП по входу. Пороговый детектор имеет гистерезис для того, чтобы устранить многократные переключения коэффициента усиления. Блок контроля выходного сигнала АЦП (SIGNAL MONITORING) обеспечивает дополнительную информацию об оцифрованном сигнале.

Пользователь может настроить вывод данных через последовательный высокоскоростной интерфейс класса 1 JESD204B (в зависимости от полосы частот полезного сигнала) в одной из четырех возможных конфигураций: передача по одной, двум, четырем или восьми дифференциальным CML-парам проводов в зависимости от конфигурации DDC и допустимой скорости приема.

Сигналы на входы JESD204 В поступают через мультиплексоры MUX1 и MUX2. Возможны два варианта передачи IQ-составляющих преобразованных сигналов: напрямую или через понижающий преобразователь DDC+ (DIGITAL DOWNCONVERTER), который осуществляет децимацию цифровых сигналов, поступающих с выхода АЦП.

Для реализации DDC используется генератор с числовым программным управлением (Numerically Controlled Oscillator — NCO). Настройка частоты NCO осуществляется 48‑разрядным кодом FTW (Frequency Tuning Word). Значение FTW можно рассчитать по формуле:

FTW = round(2⁴⁸mod(f_c, f_s)/f_s),

где f_c — частота на выходе NCO; f_s — частота дискретизации АЦП; mod(x, y) — функция остатка, которая возвращает остаток после деления x на y, — например, mod(110,100) = 10; round(x) — функция округления, которая округляет x до ближайшего целого числа.

Коэффициент децимации определяется как 2^N, где N = 1–7, а также как 3×2^M, где M = 1–5.

Входной высокочастотный сигнал преобразуется в цифровой код в быстродействующем АЦП. При частоте дискретизации 10,25 ГГц верхняя частота в спектре входного сигнала может достигать величины 4,6 ГГц. При такой частоте выборок скорость потока на выходе АЦП будет составлять 10,25 Гбит/с. Однако зачастую необходимо обрабатывать входной сигнал в узкой полосе частот (например, в полосе 40 МГц). Естественно желание снизить скорость потока, учитывая, что ширина полосы составляет всего 40 МГц. Для этих целей и служит понижающий преобразователь, который переносит выбранную полосу частот в низкочастотную область.

Частота дискретизации задается тактовым сигналом внешнего генератора, который подается на входы CLK+ и CLK–. Встроенный синтезатор частоты на основе ФАПЧ (CLK SYNTH) дает возможность изменять частоту дискретизации, используя внешний сигнал в качестве опорного.

Высокочастотные АЦП с высоким разрешением чувствительны к джиттеру тактового сигнала. Отношение сигнал/шум в зависимости от величины джиттера тактового сигнала может быть рассчитано по формуле:

SNR = 20lg(2π×f_A×t_J),

где f_A — частота входного сигнала; t_J — среднеквадратическое значение джиттера.

В этой формуле среднеквадратическое значение джиттера представляет собой сумму корней квадратных всех источников джиттера, включая входной тактовый сигнал, аналоговый входной сигнал и джиттер АЦП.

На рис. 2 приведены зависимости отношения сигнал/шум от величины джиттера и частоты входного аналогового сигнала для идеального АЦП.

Рис. 2. Зависимости отношения сигнал/шум для идеального АЦП от частоты и джиттера входного сигнала

Временные диаграммы работы АЦП показаны на рис. 3.

Рис. 3. Временные диаграммы работы АЦП

Оценить линейность преобразователя можно с помощью спектра сигнала на его выходе. На рис. 4 изображен спектр на выходе АЦП AD9213-6G при частоте входного сигнала 1,8 ГГц. Аналогичный спектр наблюдается и для модификации АЦП AD9213-10G [2].

Рис. 4. Спектр сигнала на выходе АЦП при частоте входного сигнала 1,8 ГГц и частоте дискретизации 6 ГГц

Более полное представление о линейности характеристик АЦП дают зависимости уровня второй и третьей гармоник от амплитуды входного сигнала [3]. Из приведенных графиков (рис. 5) видно, что при уровне входного сигнала больше чем –10 дБ нелинейные искажения значительно возрастают. Этот фактор следует учитывать при установке уровня срабатывания порогового детектора.

Рис. 5. Зависимости уровня искажений по второй и третьей гармоникам от амплитуды входного сигнала

Программирование режимов работы и управление АЦП осуществляется через интерфейс SPI. Рекомендуемая схема подключения питания, обеспечивающая минимизацию шумов АЦП и количества компонентов, приведена на рис. 6. В качестве источника питания рекомендуется четырехканальный микромодуль LMT4644, обеспечивающий на каждом из выходов ток до 4 А [4].

Рис. 6. Рекомендуемая схема подключения питания

Для разработки, программирования и тестирования АЦП AD9213 компания Analog Devices предлагает набор тестовых плат EVAL-AD9213 [5], внешний вид которого приведен на рис. 7. Он содержит три платы:

• AD9213 Evaluation Board;
• AD9213 Regulator Board (источник питания для платы АЦП AD9213);
• ADS8‑V1EBZ FPGA Based Data Capture Board (с источником питания).

Рис. 7. Набор тестовых плат EVAL-AD9213

Для работы с набором EVAL-AD9213 предусмотрено бесплатное программное обеспечение и руководство пользователя к нему [6]. Краткая информация о ПО приведена в [5].

Более полную информацию о параметрах сверхбыстродействующего АЦП AD9213 можно найти в [2].