Составной частью процесса компиляции проекта в ПЛИС является этап анализа и синтеза. Под термином «синтез логики» следует понимать автоматическое преобразование проекта с уровня регистровых передач (RTL) на уровень вентилей технологического базиса ПЛИС.

Системы «Интернета вещей» (IoT) зачастую содержат многочисленные конечные устройства, которые, используя встроенные датчики и процессор в сочетании с достаточно высоким уровнем логических функций и коммуникаций, могут собирать и отправлять данные об их окружении, а также выполнять какие-либо назначенные действия.