Быстрое погружение c “черными плавниками”. Технология Blackfin. Часть 3. Первая законченная система. Служба времени в ADSP Blackfin

Как было обещано в предыдущей статье нашего цикла о Blackfin (Компоненты и технологии № 3, 2007), мы приступаем к созданию законченной системы на ADSP-BF533 EZ-KIT Lite.

Быстрое погружение c “черными плавниками”. Технология Blackfin. Часть 2. Пишем драйвер последовательного порта

В этой публикации мы продолжаем осваивать новый мир, открывшийся нам благодаря технологии Blackfin.

Быстрое погружение с “черными плавниками”. Технология Blackfin. Часть 1. Архитектура Blackfin компании Analog Devices

При освоении современных высоких технологий нередко возникает психологический барьер, связанный как с их объективной сложностью, возможностью скрытых ошибок и несоответствий с документацией, так и с субъективными ощущениями дискомфорта в необычной среде разработки.

Тестирование трехмерных чипов, содержащих межуровневые перемычки. Часть 2

Современная миниатюризация ИС и эксплуатационные требования к ним обуславливают широкое применение микросхем с высокой степенью интеграции, таких как основанные на использовании межуровневых перемычек (МУП) трехмерные многоуровневые ИС (3-МИС). В статье дан краткий обзор основных стадий их производства. Вследствие высокой плотности упаковки и ограниченного физического доступа тестирование подоб...

Тестирование трехмерных чипов, содержащих межуровневые перемычки. Часть 1

Современная миниатюризация ИС и эксплуатационные требования к ним обуславливают широкое применение микросхем с высокой степенью интеграции, таких как основанные на использовании межуровневых перемычек (МУП) трехмерные многоуровневые ИС (3-МИС). В статье дан краткий обзор основных стадий их производства. Вследствие высокой плотности упаковки и ограниченного физического доступа тестирование подоб...

Снова о внутрисхемном тестировании ICT. Часть 1

Внутрисхемное тестирование, или ICT, в течение очень длительного времени, примерно с 1980-х годов, лидирует как универсальный инструмент структурного тестирования ПП по результатам их монтажа.

Материалы международной конференции по тестированию электроники ITC-2009. Часть 3

В этом номере журнала мы завершим (просто нельзя объять почти необъятное…) обсуждение обзора применения технологий JTAG, который провели Филипп Гейгер (Philip Geiger) из Dell и Стив Буткович (Steve Butkovich) из Cisco, начатое в предыдущих номерах журнала.

Материалы международной конференции по тестированию электроники ITC-2009. Часть 2

В этом номере журнала мы продолжим, а в следующем — завершим рассмотрение наиболее интересных для тематики нашей колонки материалов 40-й конференции ITC-2009, прошедшей 3–5 ноября прошлого года в Остине (Техас, США). Одним из докладов в разделе Boundary-Scan, вызвавшим значительный резонанс, был обзор применения технологий JTAG, выполненный Филиппом Гейгером (Philip Geiger) из Dell и Стивом Бут...

Материалы международной конференции по тестированию электроники ITC-2009. Часть 1

Ежегодные международные конференции по тестированию электроники (International Test Conference, ITC) — это всегда знаковое событие для тест-инженеров всего мира. За последние годы такие конференции эволюционировали в своего рода регулярные форумы специалистов, бизнесменов тест-индустрии и ведущих профессионалов в тестировании и тестопригодном проектировании, а темы, задаваемые этими форумам...

Тестирование компонент памяти в технологии JTAG. Часть 2

Нынешняя колонка завершает тему, начатую в предыдущем номере. В ней продолжено рассмотрение современных и перспективных аспектов JTAG-тестирования компонент памяти (ЗУ), применяемого для проверки исправности их монтажа на ПП.