Данная статья является продолжением описания маршрута проектирования FPGA Advantage, начатого в «КиТ» № 07'2005. В ней речь пойдёт о создании в пакете HDL Designer блок-диаграммы.

Учитывая большой интерес к средствам проектирования ПЛИС, а также недостаток соответствующей литературы на русском языке, мы начинаем серию публикаций, целью которой является познакомить инженеров с основами проектирования в маршруте FPGA Advantage. В дальнейшем предполагается также уделить внимание другим этапам маршрута проектирования, особенно интеграции с проектированием печатных плат.

Постоянный рост логического объема и тактовой частоты микросхем программируемой логики имеет и оборотную сторону. При разработке сложных и комплексных проектов на базе ПЛИС большого объема получаемые характеристики могут оказаться существенно хуже, чем заявляемые производителем как максимальные. Это может происходить как по объективным причинам, так и из-за некорректно выполненного описания про...

В предыдущих частях статьи были рассмотрены методы достижения максимальной производительности проектов на базе FPGA, основанные на «стратегических» мероприятиях — выборе правильного стиля кодирования, применении глобальных настроек САПР. В завершающей части показываются способы тонкой настройки проекта с помощью средств низкоуровневого редактирования топологии кристалла и задания индивидуальных...

Постоянный рост логического объема и тактовой частоты микросхем программируемой логики имеет и оборотную сторону. При разработке сложных и комплексных проектов на базе ПЛИС большого объема получаемые характеристики могут оказаться существенно хуже, чем заявляемые производителем как максимальные. Это может происходить как по объективным причинам, так и из-за некорректно выполненного описания про...

Когда тестируемая схема включает фрагмент, имеющий хотя бы один внешний аналоговый или смешанный сигнал, ориентация на новый стандарт расширяет возможности для тестирования. Основные элементы измерительной аппаратуры включают модули аналогового сканирования (Analog Boundary Module — ABM) и интерфейсную схему тестовой шины (Test Bus Interface Circuit — TBIC), сопрягающую выбранные аналоговые кон...

Описание принципов организации и функционирования интерфейса JTAG (метода граничного сканирования) и некоторых особенностей его реализации в цифровых проектах уже приводилось на страницах журнала, например в [1]. Там же перечислены источники, содержащие ответы на ряд вопросов, возникающих при желании ознакомиться с JTAG-интерфейсом. Более подробному изучению возможностей и правил использования ...

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые совреме...

В течение последних 10 лет позиции российской микроэлектроники на отечественном рынке в значительной мере оказались занятыми зарубежными фирмами, предложившими отечественным приборостроителям широкий спектр изделий. К чести отечественных разработчиков радиоэлектронной аппаратуры (РЭА) следует сказать, что они довольно быстро освоили не только сами микроэлектронные компоненты, но и самые совреме...

Компания Agilent Technologies представила решения для генерации и анализа сигналов LTE-Advanced.