Проектирование в условиях временных ограничений: верификация проектов на основе ПЛИС. Часть 2

Статья продолжает рассмотрение вопросов создания проектов на основе ПЛИС с условием максимального ускорения процедуры проектирования. Авторы продолжают рассмотрение вопросов верификации проектируемой аппаратуры. Данный выпуск посвящен описанию языка PSL (Property Specification Language).

Проектирование в условиях временных ограничений: верификация проектов на основе ПЛИС. Часть 1

Статья продолжает рассмотрение вопросов создания проектов на основе ПЛИС с условием максимального ускорения процедуры проектирования. Если в предшествующих выпусках рассматривались средства и методы, применяемые на заключительных этапах проектирования (этапе отладки), то в последующих статьях преимущественное внимание будет уделено начальным этапам проектирования. Именно на них закладывается не...

Проектирование в условиях временных ограничений: верификация проектов на основе ПЛИС. Часть 4

Статья продолжает рассмотрение вопросов создания проектов на основе ПЛИС с условием максимального ускорения процедуры проектирования. Авторы продолжают рассмотрение общих вопросов применения мониторов открытой библиотеки верификации OVL. Заключительная часть цикла посвящена также перспективам развития средств верификации и их отражению в языках описания аппаратуры.

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 4)

Разработка блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС семейств Spartan-3, Spartan-3L, Spartan-3E и Spartan-3A, с помощью «мастера» Architecture Wizard в соответствии с конфигурацией Clock Switching with Two DCM_SPs

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 3)

Конфигурация Cascading in Series with Two DCM_SPs применяется, прежде всего, при создании блоков синхронизации, которые должны обеспечивать формирование такого количества выходных сигналов с различными значениями частоты, которое выходит за рамки возможностей модулей синхронизации с конфигурацией Single DCM_SP.

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 2)

В качестве примера блока синхронизации цифрового устройства далее приводится VHDL-описание модуля sys_clk_int, который предназначен для реализации на основе ПЛИС семейства Spartan-3E.

Проектирование блоков синхронизации цифровых устройств, реализуемых на базе модулей DCM в ПЛИС FPGA серии Spartan™-3, с помощью «мастера» Architecture Wizard САПР серии Xilinx ISE (часть 1)

В процессе проектирования цифровых устройств и систем, реализуемых на базе кристаллов программируемой логики, перед разработчиком в большинстве случаев встает задача формирования некоторой сетки тактовых сигналов, которые необходимы для обеспечения стабильной согласованной работы отдельных узлов создаваемых устройств и систем.

Программируемые аналоговые интегральные схемы Anadigm. Часть 2. Загрузка конфигурации

Мы продолжаем серию статей, посвященных новому продукту на российском рынке электронных компонентов — программируемым аналоговым интегральным схемам (ПАИС). В этой статье рассмотрены вопросы загрузки данных конфигурации в ПАИС.

Программируемые аналоговые интегральные схемы Anadigm. Часть 1.2. Структура и характеристики

Мы продолжаем серию статей, посвященных новому продукту на российском рынке электронных компонентов — программируемым аналоговым интегральным схемам (ПАИС). В данной статье рассмотрено назначение выводов конфигурационной логики ПАИС.

Программируемые аналоговые интегральные схемы Anadigm. Часть 1.1. Структура и характеристики

Мы начинаем серию статей, посвященных новому для российского рынка продукту — программируемым аналоговым интегральным схемам (ПАИС). В данной статье рассмотрены структура и принципы работы аналоговой части ПАИС.