Мне часто приходится слышать следующий вопрос: «Можно ли выполнять функциональное тестирование средствами граничного сканирования JTAG?» В июльской колонке мы поговорим именно об этом, поскольку эмуляция в протоколе JTAG в последнее время получила значительное распространение как основа для структурно-функционального тестирования.

Новая колонка, которая впервые появляется в этом номере журнала, будет публиковаться ежемесячно, представляя собой краткие обзоры отдельных аспектов JTAG структурного тестирования и тестопригодного проектирования печатных плат, электронных схем и узлов.

На нано-семинарах по тестопригодному проектированию (DFT) и технологии граничного сканирования (JTAG), проводившихся в апреле на выставке «ЭкспоЭлектроника», я неоднократно получал от слушателей одну и ту же просьбу: дайте в систематизированном виде перечень доводов, которые можно использовать для убеждения начальника в том, что тестирование в технологии JTAG нам необходимо. Необходимость убежд...

Краткий обзор основных тенденций в применении встроенных инструментов тестирования и предпосылки разработки нового стандарта JTAG (IEEE P1687). Для отладки схем, подтверждения правильности их функционирования, поиска и диагностики неисправностей в современной электронике давно и широко применяется традиционная контрольно-измерительная приборы — осциллографы и логические анализаторы. Зондировани...

Разработчики схем, перед которыми возникает задача тестопригодного проектирования (DFT) для JTAG граничного сканирования, нередко испытывают затруднения в связи с некоторыми аспектами этой проблемы, определяемыми файлами BSDL.

Большую часть изделий электроники можно рассматривать как системы, содержащие кросс-платы или соединительные кабели. Даже если каждая из составляющих систему печатных плат проверена индивидуально, система в целом может оказаться неработоспособной, что часто бывает следствием дефектов сборки. Технология граничного сканирования (JTAG) представляет собой весьма эффективный инструмент для обнаруже...

В течение года, прошедшего после публикации в [ПЭ. 2008. № 7] статьи о построении кластерных JTAG-тестов, автор получал просьбы от читателей дополнить эту важную тему некоторыми актуальными примерами. Как известно, задачи построения кластерных JTAG-тестов обычно распадаются на две: схемное обеспечение структуры тестируемого кластера и построение собственно теста.

Компания Microchip анонсировала две новых недорогих отладочных системы для управления двигателями.