Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2014 №12

Проектирование для ПЛИС Xilinx на языке System Verilog в САПР Vivado

Тарасов Илья


Сегодня актуализация языка System Verilog объясняется постоянным увеличением логического объема ПЛИС и связанной с этим необходимостью повышения производительности труда разработчиков. Язык System Verilog ориентирован в большей степени на моделирование сложных систем и создание комплексных автоматизированных тестов, что сокращает время на моделирование и отладку проектов. Появление поддержки System Verilog для синтеза в САПР Vivado позволяет начать практическое использование этого языка в проектах на базе ПЛИС Xilinx. Статья рассматривает базовые возможности System Verilog с учетом особенностей его поддержки в новой версии САПР Vivado.

Статьи последних номеров доступны только в печатном варианте. Вы можете приобрести свежие номера журнала «Компоненты и технологии» в свободной продаже или заказать в редакции. Извините за доставленные неудобства.

Сообщить об ошибке