Подписка на новости

Опрос

Нужны ли комментарии к статьям? Комментировали бы вы?

Реклама

 

2011 №10

Инструментальные средства отладки устройств цифровой обработки сигналов, проектируемых на основе ПЛИС FPGA фирмы Xilinx серий Virtex-6 и Spartan-6. Часть 7

Зотов Валерий


В седьмой части статьи рассмотрены функциональные возможности инструментального комплекта общего назначения Xilinx Spartan-6 FPGA LX75T Development Kit, который легко адаптируется для разработки и последующей аппаратной отладки устройств цифровой обработки сигналов. Основное внимание уделено характеристикам и особенностям архитектуры отладочного модуля Xilinx Spartan-6 FPGA LX75T Development Board.

Назначение и состав инструментального комплекта Xilinx Spartan-6 FPGA LX75T Development Kit

Инструментальный комплект Xilinx Spartan-6 FPGA LX75T Development Kit предназначен, в первую очередь, для ускорения процесса разработки цифровых устройств различного назначения, реализуемых на базе кристаллов программируемой логики семейств Spartan-6 LX и Spartan-6 LXT. Кроме того, этот комплект предоставляет возможность реализации и аппаратной отладки встраиваемых микропроцессорных систем с поддержкой наиболее распространенных коммуникационных интерфейсов и, прежде всего, систем сбора и обработки данных, выполняемых на основе конфигурируемых 8-разрядных ядер семейства PicoBlaze [65758] и 32-разрядных ядер семейства MicroBlaze [659]. Конструктивное исполнение отладочного модуля, входящего в состав рассматриваемого комплекта, обеспечивает возможность применения его не только в качестве инструмента прототипирования разрабатываемых устройств и систем цифровой обработки сигналов, но и для их штатной реализации при незначительных объемах производства.

Отладочный комплект Xilinx Spartan-6 FPGA LX75T Development Kit включает в себя:

  • плату инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board;
  • лицензионный ваучер для полнофункциональной версии системы проектирования ISE Design Suite в редакции Logic Edition (для кристалла XC6SLX75T);
  • инструкцию по быстрому освоению аппаратных и программных средств, входящих в состав комплекта;
  • сетевой адаптер, выходное постоянное напряжение которого (12 В) можно использовать в качестве исходного источника питания отладочного модуля (опционально).

Кроме печатной документации, предоставляемой вместе с инструментальным комплектом Xilinx Spartan-6 FPGA LX75T Development Kit, подробная информация об отладочном модуле Xilinx Spartan-6 FPGA LX75T Development Board, включающая руководство пользователя и принципиальную схему, а также типовые проекты, доступна на Web-странице компании Avnet, в разделах Design Resource Center [63] и Spartan6lx75t-pcie [66].

Основные характеристики инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board

Инструментальный модуль Xilinx Spartan-6 FPGA LX75T Development Board имеет следующие особенности:

  • Применение в качестве основного компонента отладочного модуля кристалла программируемой логики семейства Spartan-6 LXT, который обладает совокупностью логических, специализированных и трассировочных ресурсов, что обеспечивает возможность реализации и отладки цифровых устройств и встраиваемых микропроцессорных систем с оптимальным сочетанием производительности и себестоимости.
  • Включение в состав архитектуры инструментального модуля 16-разрядного многоканального контроллера сбора данных DAS (Data Acquisition Systems) с интегрированными АЦП и ЦАП существенно упрощает разработку встраиваемых микропроцессорных систем обработки данных.
  • Наличие двух банков внешней (по отношению к ПЛИС) синхронной динамической оперативной памяти SDRAM с удвоенной скоростью передачи данных и интерфейсом DDR3 емкостью 128 Мбайт каждый, дополняющих внутренние ресурсы блочной памяти Block RAM используемого кристалла программируемой логики.
  • Применение в составе модуля элемента параллельного Flash ППЗУ емкостью 32 Мбайт с малым временем доступа, который может выполнять в разрабатываемых устройствах и системах функции энергонезависимой памяти данных и программ.
  • Возможность использования для хранения конфигурационных данных ПЛИС элемента последовательной Flash-памяти с интерфейсом SPI (Serial Peripheral Interface), который может быть задействован также в качестве энергонезависимой памяти данных в разрабатываемых встраиваемых системах и устройствах ЦОС.
  • Присутствие на плате ППЗУ EEPROM емкостью 1 кбайт, поддерживающего криптографический алгоритм хеширования ISO/IEC 10118-3 Secure Hash Algorithm (SHA-1), позволяет организовать дополнительную защиту конфигурационной информации разрабатываемого проекта от несанкционированного копирования.
  • Подключение последовательных мультигигабитных приемопередатчиков RocketIO GTP используемого кристалла программируемой логики к разъемам PCI Express и FMC LPC предоставляет возможность реализации и аппаратной отладки проектируемых устройств, в которых осуществляется обработка высокоскоростных потоков данных.
  • Наличие на плате отладочного модуля всех необходимых дополнительных компонентов, обеспечивающих возможность полнофункциональной реализации интерфейсов 10/100 Ethernet и PCI Express x1 в разрабатываемых устройствах ЦОС и высокопроизводительных системах обработки и передачи информации.
  • Использование в составе отладочного модуля интерфейсного моста USB-RS-232 позволяет реализовать в проектируемых устройствах порт последовательного асинхронного интерфейса.
  • Применение разъемов расширения трех различных типов создает предпосылки для реализации дополнительных функциональных возможностей инструментального модуля, соответствующих профилю разрабатываемых устройств и систем, при подключении внешних модулей, выполняющих различные операции.
  • Гибкая система формирования и распределения тактовых сигналов, предоставляющая совокупность однополюсных и дифференциальных сигналов синхронизации для всех компонентов инструментального модуля, а также возможность использования внешних тактовых сигналов.
  • Присутствие на плате элементов индикации и управления, включающих кнопочные и DIP-переключатели, позволяет осуществлять визуальный контроль наличия всех питающих напряжений и функционирования разрабатываемых устройств, а также изменять режим их работы и процесса отладки.
  • Комплексная схема питания, вырабатывающая уровни напряжений, необходимые для функционирования всех компонентов отладочного модуля, в которой предусмотрены несколько вариантов подключения первичного источника питающего напряжения.
  • Конструктивное исполнение инструментального модуля в форм-факторе карты Compact PCI Express обеспечивает возможность прямого включения разрабатываемых устройств непосредственно в состав систем, для которых они предназначены.

Архитектура инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board

Конструктивное исполнение инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board представлено на рис. 64.

Конструктивное исполнение модуля Xilinx Spartan-6 FPGA  LX75T Development Board

Рис. 64. Конструктивное исполнение инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board

Структура архитектуры этого отладочного модуля показана на рис. 65.

Структура архитектуры модуля Xilinx Spartan-6 FPGA LX75T Development Board

Рис. 65. Структура архитектуры отладочного модуля Xilinx Spartan-6 FPGA LX75T Development Board

Основу архитектуры инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board образуют следующие функциональные блоки:

  • Кристалл программируемой логики XC6SLX75T семейства Spartan-6 LXT в корпусе FGG676 с шариковыми выводами, на базе логических и специализированных ресурсов которого реализуются алгоритмы функционирования проектируемого устройства или встраиваемой микропроцессорной системы.
  • Интерфейсный блок.
  • Блок внешней памяти.
  • Блок конфигурирования ПЛИС.
  • Схема генерации тактовых сигналов.
  • Многоканальный контроллер сбора данных DAS.
  • Элементы управления и индикации.
  • Разъемы расширения, соответствующие различным стандартам.
  • Комплексная схема формирования питающих напряжений.

Кристалл программируемой логики XC6SLX75T, основообразующий элемент рассматриваемого отладочного модуля, включает в себя 74 637 логических ячеек (Logic Cells), сгруппированных в 11 662 секции (Slices), 692 кбит распределенной памяти, 172 модуля блочной памяти (Block RAM) общей емкостью 3096 кбит, 132 аппаратные секции цифровой обработки сигналов DSP48A1, 4 аппаратных контроллера интерфейса памяти (Memory Controller Block, MCB), 1 аппаратный модуль PCI Express, 8 последовательных высокоскоростных приемопередатчиков RocketIO GTP и 6 блоков управления синхронизацией (Clock Management Tiles, CMT) [21019].

Объем перечисленных логических и специализированных аппаратных ресурсов этой ПЛИС обеспечивает возможность реализации на ее основе алгоритмов цифровой обработки сигналов с параллельной, смешанной (параллельно-последовательной) и последовательной организацией выполнения операций. При этом последовательные мультигигабитные приемопередатчики RocketIO GTP указанной ПЛИС можно задействовать для реализации интерфейса PCI Express x1, а также для организации высокоскоростного обмена данными с внешними устройствами, подключаемыми к отладочному модулю с помощью разъема расширения FMC LPC. Схема подключения высокоскоростных приемопередатчиков RocketIO GTP кристалла программируемой логики XC6SLX75T в инструментальном модуле Xilinx Spartan-6 FPGA LX75T Development Board изображена на рис. 66.

Подключение высокоскоростных приемопередатчиков  RocketIO GTP ПЛИС XC6SLX75T

Рис. 66. Подключение высокоскоростных приемопередатчиков RocketIO GTP ПЛИС XC6SLX75T

Интерфейсный блок рассматриваемого отладочного модуля обеспечивает возможность полнофункциональной реализации интерфейсов PCI Express x1, Ethernet 10/100 и RS-232 в составе разрабатываемых устройств. Контроллер интерфейса PCI Express x1 выполнен на базе соответствующего аппаратного блока ПЛИС XC6SLX75T. Структурная схема реализации интерфейса PCI Express x1 в составе инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board представлена на рис. 67.

Структурная схема интерфейса PCI Express x1

Рис. 67. Структурная схема интерфейса PCI Express x1

Для организации интерфейса 10/100 Ethernet в рассматриваемом отладочном модуле предусмотрены те же компоненты, что и в составе инструментального модуля Xilinx Spartan-6 LX16 Evaluation Board, представленного в предыдущей части статьи. Схема подключения этих компонентов совпадает со структурной схемой реализации интерфейса Ethernet в отладочном модуле Xilinx Spartan-6 LX150T Development Board, приведенной на рис. 4 в первой части статьи (КиТ № 4`2011, стр. 71).

Интерфейсный мост USB-RS232 выполнен на базе микросхемы CP2102, которую производит компания Cypress Semiconductor. Для организации взаимодействия системы, реализуемой на базе кристалла программируемой логики XC6SLX75T, с внешними устройствами через этот мост на отладочной плате предусмотрен разъем USB Micro-AB.

Блок внешней памяти инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board включает в себя высокоскоростное ОЗУ и элемент параллельного Flash ППЗУ. Кроме того, к этому же блоку может быть отнесен элемент Flash-памяти с интерфейсом SPI, который можно использовать для конфигурирования кристалла программируемой логики XC6SLX75T или в качестве энергонезависимого ППЗУ данных в разрабатываемых устройствах и встраиваемых микропроцессорных системах.

Внешнее высокоскоростное ОЗУ содержит два банка синхронной динамической памяти SDRAM с удвоенной скоростью передачи данных и интерфейсом DDR3. Каждый банк оперативной памяти, имеющий информационную емкость 128 Мбайт, реализован на базе микросхемы MT41J64M16JT-15E, выпускаемой фирмой Micron Technology Inc. Шины данных, адреса и управления этих микросхем подключены к пользовательским выводам ПЛИС XC6SLX75T, которые относятся, соответственно, к четвертому (Bank 4) и пятому (Bank 5) банкам блоков ввода/вывода. Напряжение питания выходных каскадов этих блоков ввода/вывода (VCCO) составляет 1,5 В, а опорное напряжение (VREF) и напряжение согласования для интерфейса DDR3 — 0,75 В. Схема сопряжения элементов внешней высокоскоростной оперативной памяти с кристаллом программируемой логики рассматриваемого отладочного модуля приведена на рис. 68. Каждый из двух банков внешнего высокоскоростного ОЗУ управляется независимым контроллером, реализуемым на базе соответствующего аппаратного блока Memory Controller Block (MCB) ПЛИС XC6SLX75T.

Схема подключения внешнего ОЗУ к ПЛИС XC6SLX75T

Рис. 68. Схема подключения внешнего высокоскоростного ОЗУ к ПЛИС XC6SLX75T

В качестве элемента параллельной Flash-памяти с информационной емкостью 32 Мбайта используется микросхема PC28F256M29EWH компании Numonyx, которая характеризуется временем доступа, не превышающим 100 нс. В составе интерфейса этого ППЗУ используются 16-разрядная шина данных и 25-разрядная шина адреса, которые сопряжены с пользовательскими выводами ПЛИС, относящимися к третьему банку блоков ввода/вывода (Bank 3). Схема подключения элемента параллельной Flash-памяти к кристаллу программируемой логики XC6SLX75T в инструментальном модуле Xilinx Spartan-6 FPGA LX75T Development Board показана на рис. 69.

Схема подключения элемента параллельной Flash-памяти

Рис. 69. Схема подключения элемента параллельной Flash-памяти

Элемент Flash-памяти с интерфейсом SPI объемом 128 Мбит — это микросхема N25Q128A13BSE40F, которую выпускает компания Numonyx. Интерфейсные входы и выходы этой микросхемы подключены к пользовательским выводам ПЛИС, которые входят в состав второго банка блоков ввода/вывода (Bank 2). Схема сопряжения этого ППЗУ с кристаллом программируемой логики XC6SLX75T изображена на рис. 70.

Схема подключения Flash ППЗУ с интерфейсом SPI

Рис. 70. Схема подключения Flash ППЗУ с интерфейсом SPI

Блок конфигурирования ПЛИС инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board предоставляет возможность использования двух вариантов загрузки конфигурационной последовательности разрабатываемого устройства: из внешних источников через порт JTAG-интерфейса в режиме периферийного сканирования или из элемента Flash-памяти с интерфейсом SPI в режиме Master Serial/SPI. К этому блоку относятся: стандартный разъем порта JTAG-интерфейса, коммутационные перемычки, светодиодный индикатор DONE, кнопка PROG и ППЗУ EEPROM емкостью 1 кбайт, поддерживающее криптографический алгоритм SHA-1.

Разъем порта JTAG-интерфейса обеспечивает возможность применения универсальных загрузочных кабелей Platform Cable USB II, Platform Cable USB и Parallel Cable IV (PC IV) фирмы Xilinx для выполнения операций конфигурирования кристалла программируемой логики XC6SLX75T, периферийного сканирования и внутрикристальной отладки проектируемых устройств и встраиваемых микропроцессорных систем. К этому разъему подключена цепочка периферийного сканирования, в которую входят указанная ПЛИС и разъем расширения, соответствующий спецификации стандарта FMC LPC. Группа коммутационных перемычек предназначена для выбора требуемого режима конфигурирования кристалла программируемой логики XC6SLX75T. Светодиодный индикатор DONE визуально информирует об успешном завершении процесса загрузки конфигурационных данных в ПЛИС. С помощью кнопки PROG можно выполнять принудительное реконфигурирование кристалла программируемой логики рассматриваемого отладочного модуля. ППЗУ EEPROM емкостью 1 кбайт, представляющее собой микросхему DS28E01-100 компании Maxim Integrated Technologies, позволяет предпринять дополнительные меры защиты интеллектуальной собственности разрабатываемого устройства или системы.

Схема генерации и распределения тактовых сигналов инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board включает в себя следующие компоненты: два кварцевых генератора, формирующих сигналы с частотами 100 и 40 МГц, панель для установки дополнительного кварцевого генератора в 8-контактном DIP-корпусе и программируемый синтезатор дифференциальных сигналов синхронизации. Кроме того, для тактирования разрабатываемого устройства можно использовать внешние сигналы синхронизации, поступающие через разъем расширения FMC LPC. Структурная схема блока формирования и распределения тактовых сигналов представлена на рис. 71.

Схема тактовых сигналов модуля  Xilinx Spartan-6 FPGA LX75T Development Board

Рис. 71. Схема формирования и распределения тактовых сигналов инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board

Кварцевые генераторы, присутствующие на плате рассматриваемого отладочного модуля, совместно с блоками управления синхронизацией CMT кристалла программируемой логики XC6SLX75T, позволяют сформировать требуемую совокупность однополюсных тактовых сигналов с заданными значениями частоты и фазового сдвига, которые соответствуют стандарту ввода/вывода LVTTL. При необходимости набор частот вырабатываемых сигналов синхронизации может быть расширен путем установки дополнительного кварцевого генератора в соответствующую панель инструментального модуля.

Для формирования сигналов синхронизации согласно спецификации стандарта LVDS применяется программируемый синтезатор дифференциальных тактовых сигналов, выполненный на основе микросхемы CDCM61001, выпускаемой компанией Texas Instruments. Дифференциальные сигналы синхронизации используются для тактирования высокоскоростных последовательных приемопередатчиков RocketIO GTP ПЛИС XC6SLX75T. Значение частоты синтезируемых сигналов можно выбрать в диапазоне от 21,25 до 1360 МГц с помощью двух DIP-переключателей. Структурная схема программируемого синтезатора дифференциальных тактовых сигналов инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board приведена на рис. 72.

Схема программируемого синтезатора тактовых сигналов

Рис. 72. Структурная схема программируемого синтезатора дифференциальных тактовых сигналов

В качестве многоканального контроллера сбора данных DAS в составе рассматриваемого отладочного модуля применяется микросхема MAX1409, которую выпускает компания Maxim Integrated Technologies. Этот контроллер сбора данных отличается низким уровнем энергопотребления и возможностью работы при изменении значения напряжения питания в диапазоне от 2,7 до 3,6 В. Максимальное значение потребляемого тока в рабочем (активном) режиме (Run mode) этой микросхемы составляет 1,09 мА, а в спящем режиме (Sleep mode) — 2,5 мкА. Архитектура контроллера MAX1409 показана на рис. 73.

Архитектура контроллера сбора данных DAS MAX1409

Рис. 73. Архитектура контроллера сбора данных DAS MAX1409

Основными элементами архитектуры контроллера сбора данных DAS являются: входной дифференциальный мультиплексор 4 в 1, 16-разрядный АЦП, 10-разрядный ЦАП, часы реального времени (RTC), встроенный источник опорного напряжения с буферизированным выходом, контроллер последовательного интерфейса, совместимого с SPI/QSPI или MICROWIRE, система ФАПЧ, компаратор, генератор прерывания, схема пробуждения и генератор сигнала сброса. Для аналого-цифрового преобразования входных сигналов в составе контроллера MAX1409 используется ΔΣ-АЦП, который обеспечивает частоту непрерывного преобразования от 30 до 60 Гц. Таким образом, этот контроллер целесообразно использовать при разработке систем автоматизированного технологического управления, контроля различных параметров процессов с низкой скоростью изменения значений сигналов, а также измерительных устройств. Для реализации устройств цифровой обработки сигналов в большинстве случаев рекомендуется применять внешние модули высокоскоростных АЦП и ЦАП мезонинного типа, подключаемые к разъему расширения, соответствующему спецификации стандарта FMC LPC.

В состав блока элементов управления и индикации инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board входят четыре кнопочных переключателя, 4-разрядный DIP-переключатель и четыре светодиодных индикатора. Все перечисленные элементы сопряжены с пользовательскими выводами кристалла программируемой логики XC6SLX75T и могут использоваться для осуществления тех же функций, что и в отладочных модулях, которые были рассмотрены в предыдущих частях статьи.

Блок расширения отладочного модуля Xilinx Spartan-6 FPGA LX75T Development Board включает в себя разъемы трех видов, большинство контактов которых соединено с пользовательскими выводами кристалла программируемой логики. Разъем FMC LPC предоставляет возможность подключения модулей расширения мезонинного типа, соответствующих спецификации стандарта ANSI/VITA 57.1, которые выпускаются различными производителями. Схема сопряжения контактов этого разъема с выводами ПЛИС XC6SLX75T изображена на рис. 74.

Схема подключения выводов ПЛИС XC6SLX75T к разъему расширения FMC LPC

Рис. 74. Схема подключения выводов ПЛИС XC6SLX75T к разъему расширения FMC LPC

Пара 12-контактных разъемов, соответствующих спецификации PMOD (Peripheral Module), позволяет использовать периферийные модули, предлагаемые фирмой Digilent Inc., для расширения функциональных возможностей рассматриваемой отладочной платы. 40-контактный разъем, выполненный в соответствии со спецификацией MXP (Mini Expansion Port), предназначен, в первую очередь, для подключения мини-модулей расширения (Mini Expansion Modules) компании Avnet.

В составе комплексной схемы формирования питающих напряжений инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board в подавляющем большинстве используются интегральные стабилизаторы напряжения, выпускаемые компанией Texas Instruments. Эти стабилизаторы вырабатывают уровни напряжения 5, 3,3, 2,5, 1,5 и 1,2 В, обеспечивающие питание всех компонентов отладочного модуля. Входным уровнем напряжения для большинства указанных стабилизаторов является постоянное напряжение 12 В, которое может подаваться через разъемы интерфейса PCI Express или ATX. Для формирования напряжения согласования и опорного напряжения 0,75 В, необходимых при реализации интерфейса внешней оперативной памяти DDR3, применяется микросхема LP2998 компании National Semiconductor. Эта микросхема содержит линейные стабилизаторы напряжения, предназначенные для организации высокоскоростных интерфейсов синхронной динамической памяти с удвоенной скоростью передачи данных. В качестве входных напряжений для этой микросхемы используются уровни напряжения 3,3, 2,5 и 1,5 В, которые вырабатываются интегральными стабилизаторами компании Texas Instruments. Структурная схема узла питания инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board представлена на рис. 75.

Структурная схема узла питания инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board

Рис. 75. Структурная схема узла питания инструментального модуля Xilinx Spartan-6 FPGA LX75T Development Board

Более подробную информацию о функциональных возможностях и об особенностях применения отладочного комплекта Xilinx Spartan-6 FPGA LX75T Development Kit можно найти в [63].

Примечание. Полный список литературы смотрите в предыдущих частях статьи.

Продолжение следует

Литература

  1. http://www.em.avnet.com/spartan6lx75t-pcie

Все статьи цикла:

Скачать статью в формате PDF  Скачать статью Компоненты и технологии PDF

 


Другие статьи по данной теме:

Сообщить об ошибке